[参考译文] TPLD1202：WD 配置问题

尊敬的 Clement：

请问您能和我共享 syscfg 文件吗？

此致、

Malcolm

尊敬的 Clement：

看门狗计时器似乎无法在仿真中使用（无论输入上发生什么情况，始终都会触发）。 实际器件不能这样工作。 Verilog 模型转换为 SPICE 时似乎存在问题。

此致、

Malcolm

Clement,  

如果您有兴趣、我已经为看门狗计时器解决了问题。 由于我们如何发布此修复将不会在软件中再几个月,正如我在另一个线程中所说,但如果你愿意进入一个目录,并更改一个文件,让你正确地模拟 WDT 之前,你可以在硬件上进行测试.

如果您愿意、请告诉我、我将提供有关如何进行更改的说明。

此致、

Malcolm

尊敬的 Clement：

我随附了负责 WDT 仿真行为的文件。 问题是一些内部延迟未正确生成、这是一行更改。 您可以看到您的文件的行为方式、我们希望它现在可以：

要实现此更改、请导航至所安装的 InterConnect Studio 版本、然后将 WDT.mod 文件替换为我附加到此响应的文件。 对于我来说、该目录是：

C：\ti\interconnectstudio_1.5.0\product\source\ti\tpld\.meta\templates\subCircuits

e2e.ti.com/.../wdt.mod

此致、

Malcolm