[参考译文] TXV0108：在 VCCA/VCCB 上电序列的所有组合期间、I/O 引脚输出是否都是无干扰的？

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1540741/txv0108-will-i-o-pin-outputs-be-glitch-free-during-all-combinations-of-vcca-vccb-power-up-sequences

工具/软件：

我找不到 TXV0108 数据表中明确提到了这一点、所以我想我会在这里提出问题。 提前感谢！

这是我的应用程序：

• 在正常“上电“运行期间：
  • VCCA 连接到 1.8V 电源轨。
  • VCCB 连接到 3.3V 电源轨。
  • DIR 连接到 VCCA 电压（可能通过上拉电阻）、以便方向在 A 到 B 之间始终保持固定
  • OEN 引脚通过上拉电阻连接到 VCCA、因此默认情况下、它会取消置位、直到某些其他器件将其驱动为低电平（例如，某种 SYSTEM_READYn 类型的信号）。
• 上电/断电序列 如下所示：
  • VCCA 和 VCCB 向上/向下的关系是“未知“的
  • DIR 将通过上拉连接到 VCCA。
  • OEN 将通过上拉电阻连接到 VCCA（或在断电情况下，OEN 可能被驱动为低电平）。

鉴于上述所有信息、如果满足以下条件、我是否可以预期任何 A/B I/O 引脚上都不会出现任何“高“或“非零“输出干扰：

• 所有 I/O 均驱动至 GND（低电平）或具有下拉电阻。
• VCCA 到 1.8V、VCCB 到 3.3V、并且 两个电源轨的顺序/时序 “未定义“。
• DIR 为 1.8V（即连接至 VCCA）。
• 最后、在结束时、OEN 从上拉高电平 (VCCA=1.8V) 状态驱动至低电平（置为有效）状态。

在该应用中、上电/断电序列期间不应出现非零电压干扰（B I/O 上）、我只需确保只要在上电/断电期间 OEN 连接到 VCCA 电压、TXV0108 器件就能保证这一点

另外、在 VCCA 为 1.8V、OEN 为 0.0V（置为有效）且 VCCB 从 3.3V 下降到 0V 的情况下、也能防止干扰。 也就是说、在断电情况下、如果在 OEN 被置为有效时首先移除 VCCB 电源、是否会防止干扰？ 我希望 B I/O 输出从 A->B 驱动状态无缝过渡到 HiZ 状态、而不会在转换过程中出现一些“高电平“输出干扰。

谢谢！

Ben