This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXB0104:我想知道振荡原理。

Guru**** 2467730 points
Other Parts Discussed in Thread: TXB0104

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1538634/txb0104-i-would-like-to-know-the-principle-of-oscillation

部件号:TXB0104


工具/软件:

问题 1
我想知道 TXB0104 中的异常振荡原理。
该电路配置为将低电平到高电平信号从 TXB0104 的 IO 缓冲器 (3.3V) 输入到 B#、并将输出从 A#(1.8V) 输出。
A#连接到 SoC 的输入引脚 (Hi-Z)(20kΩ 下拉)。
案例 1:无异常振荡
将 B#从低电平更改为高电平后、将 OE 信号设置为高电平以启用 IC。 此时没有异常振荡、正常启动。
案例 2:异常振荡
将 OE 设为高电平以启用 IC 后、将 B#从低电平更改为高电平。
此时、会发生异常振荡。

请告诉我异常振荡的原理。

连接的波形:CH1-B#信号(黄色)、CH2-A#信号(绿色)、CH3-OE 信号(蓝色)

问题 2.
在问题 1 的第 1 种情况中、如果 B#为高电平、A#为 20kΩ 下拉、并且 OE 信号设置为高电平、将如何确定输入/输出?

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    您能否提供 TXB0104 的完整原理图? 另请注意、由于带有内部上拉电阻的分压器网络、不建议将外部上拉/下拉电阻与 TXB0104 一同使用。 在情况 1 中、可能是这样:

    B#为高电平、A#为 20kΩ 下拉、OE 信号设置为高电平、

    由于 I/O 在启用器件时处于相反状态、因此器件可能处于振荡状态。 这是因为 TXB 架构是缓冲环路、而 I/O 始终通过内部 4K 串联电阻主动进行重新驱动。  

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的答复、Jack。 很抱歉晚才回复。

    附上 TXB0104 的原理图。

    如上所述、SoC 内部的输入设置为 20kΩ 下拉。
    这是否意味着 A#侧更有可能由于 4K 串联电阻将电压分压而振荡?
    我认为没问题、因为它不低于 VIH。

    此致、

    Orii Yosuke

    e2e.ti.com/.../A-schematic-of-the-TXB0104.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    Jack 一直到星期一。 请预计响应会延迟。  

    此致、

    Tyler

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    您的信号接口是什么? 从提供的原理图中可以看出、我不是很清楚。 但请注意、如果您的信号均为固定方向并且不需要自动双向功能、则 TXU0x04 会是一个不错的解决方案。 固定方向转换器具有更高的直流驱动、其输出不会被类似于 TXB0104 的 4K 串联电阻被动抑制。  

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jack。

    感谢您对 TXU0x04 的建议。

    这些信号仅偶尔使用、例如在固件更新期间、并且是固定方向信号。
    当前使用 TXB0104 的电路板是一个现有设计、遗憾的是、我们在此阶段无法进行硬件更改。 但是、可以进行软件修改。

    因此、我们想研究振荡问题的根本原因、并探讨是否可以通过软件调整或电路输入侧的变化来缓解振荡问题。

    此致、

    Orii Yosuke

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    如果电路板包含长布线和布线长度(会进一步导致额外的寄生电容)、则由于传输线效应、振荡将与硬件有关。 本应用手册详细介绍了如何使用 TXB 器件克服这一设计难题:  

    www.ti.com/.../scea147.pdf

    TXB0104 是一款自动转换器 、利用 由 4K 系列电阻器弱抑制的缓冲环路、在这种情况下、输入和输出不断被驱动至相同状态、直到引入新的逻辑状态和方向。 不建议在相反状态下启动 I/O、因为这会导致振铃计数器效应、此时 I/O 将不断驱动到相反状态。  

    如果布线也较长、客户可以降低信号的数据速率或频率、以便从软件的角度了解 SI 是否有所改善。 请注意、 在器件 EN/UVLO VCC 完全斜升以防止振荡之前、不建议通过 I/O 驱动任何信号。  

    此致、

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jack

    感谢您的持续支持。

    我知道寄生电容可能会导致振荡、因此我包含了一个 I/O 缓冲器、并使缓冲器和 TXB0104 之间的路由尽可能短。

    目前、在 SoC 的引脚配置((20kΩ 下拉)完成之前、EN 引脚不会启用。 这是为了防止在最终确定引脚配置之前 I/O 缓冲器的输出和未定义信号状态之间出现任何冲突。

    VCC 在这一点上完全斜升且稳定。
    该设置是否仍会在信号完整性或器件行为方面造成任何问题?

    此致、

    Orii Yosuke

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    是的、将寄生效应保持在最低水平有助于保持内部单稳态电路正常运行、防止其过早超时。  

    如果布线尽可能短、则在 TXB0104 之前使用 I/O 缓冲器的意图是什么? 为了找出振荡的根本原因、我们是否拆下了缓冲器?  

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    为了提供更多详细信息、信号源通过线束连接、因此到 TXB0104 的距离不是特别短。
    因此、我们包含一个 I/O 缓冲器、目的是使信号驱动模块在逻辑上更接近 TXB0104。
    我们认为 I/O 缓冲器对于降低寄生电容的影响至关重要、我们并未将其作为研究的一部分加以消除。

    此致、

    Orii Yosuke

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    感谢您的澄清。 在这种情况下、最好禁用 TXB0104 并检查 IO 缓冲区前后的 SI。 根据当前信息、IO 缓冲器之间似乎发生了振荡、如果 TXB0104 正在接收到乱码数据、也将观察到输出端的乱码数据。  

    我知道在这个速率下无法及时更改硬件、但最直接的解决方案是将转换器更改为不同的架构、而不使用缓冲环路。 IO 缓冲区的 P/N 是多少、在降低数据速率方面是否有任何运气、以查看 SI 是否有所改善?  

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jack

    关于您关于 I/O 缓冲器之间可能发生振荡的评论、我有一些疑问。
    如果输入侧 (#B) 振荡、则在输出侧 (#A) 转换为低电平后、#B 应保持高电平。
    然而、根据波形、#B 实际上首先转换为低电平。 我想进一步澄清这点。

    我们使用的 I/O 缓冲器是 Toshiba 的 TC7PZ17FU。
    我们尚未测试降低数据速率是否可提高信号完整性。
    不过、我们确实尝试增大 I/O 缓冲器的输入电容来减慢信号上升时间、但这并没有带来任何改善。

    此致、

    Orii Yosuke

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ORII-SAN,

    关于您关于 I/O 缓冲区之间可能发生振荡的评论、我有一些疑问。
    如果输入侧 (#B) 振荡、则在输出侧 (#A) 转换为低电平后、#B 应保持高电平。
    然而、根据波形、#B 实际上首先转换为低电平。 我想进一步澄清这一点。

    由于振荡、I/O 将始终处于不断变化的状态、因此很难判断。 我们可以在 B 侧切换以进行双重确认之前将输入和输出驱动至相同状态进行测试。  

    测试程序:  

    设置:  

    -VCCA/ VCCB =直流稳定高电平(分别为 1.8V/3.3V)

    Bn =高 Z/低

    -A=下拉、低电平状态

    步骤:

    1. OE=被驱动为低电平到高电平

    2. Bn =驱动至高电平。  

    3.探测 TXB0104 的 I/O  

    顺便说一下、Toshiba 器件看起来是双通道器件、但 TXB0104 接收 4 个输入。 我们能否确认是所有 4 个信号都振荡、还是仅将  TC7PZ17FU 输出的两个信号振荡到 TXB0104 中?  

    此致、
    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Jack。

    感谢您的建议。 我的理解是、由于振荡造成的持续状态变化、可能很难做出明确的判断。

    我们计划在 9 月底进行进一步的测试和详细的板级验证。我们对延迟确认此事深表歉意、同时感谢您的耐心。

    在此期间、我想分享我目前的观点、并请你就可能引起振荡的原因发表看法:

    1. 当#B 从低电平转换为高电平时、然后#A 从低电平转换为高电平时、由于某种原因、#A 会检测到下降沿并将#B 驱动为低电平。
      尽管这会导致#B 发生冲突、但 I/O 缓冲器足够强、可以再次尝试驱动高电平、这可能会导致在#B 上检测到另一个上升沿、从而导致#A 再次变为高电平。
      这个循环可能会重复并导致振荡。
      这种行为的可能原因包括信号反射、振铃、A 上的高负载或影响#A 信号并导致错误边沿检测的串扰。
      此外、20kΩ 下拉和高信号(通过 4kΩ 电阻器驱动)之间的冲突可能会降低高电平并导致不稳定。

    2. 或者、输入侧 I/O 缓冲器本身可能会振荡、并且这个不稳定的信号从 B 传输到 A、从而导致振荡。

    我非常感谢您对这些可能性的见解。

    此致、

    Orii Yosuke

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在 TXB0104 的四个输入中、两个连接到 TC7PZ17FU。
    我们观察到、从低电平转换到高电平的信号往往会振荡。
    当两个信号同时从低电平转换为高电平时、这两个信号都开始振荡。
    但是、当只有一个信号处于活动状态时、另一个信号不会振荡。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hi Orii-San、

    以下是 TXB0104 功能方框图的一个片段:  

    图类似于由 4K 串联电阻器阻尼的缓冲器循环、这表明 A/B 端口始终被驱动为恒定状态。 如果 A/B 端口处于恒定的相反状态 、则可能会发生振荡、因为之前的输出将替换为“新“输入(从另一侧)、最终结果是不必要的振荡。 根据 提供的第 1 个波形、可以继续执行启用器件(蓝色信号)的做法、直到输入 B 和输出 A 都斜升:



    或者、输入侧 I/O 缓冲器本身可能在振荡、并且这个不稳定的信号从 B 传输到 A、从而导致振荡。

    如果我们可以排除仅在  TC7PZ17FU 的两个输出端发生振荡、则可能出现这种情况、否则 TXB0104 的所有 4 个输入端都会出现异常。  

    此致、

    插孔