[参考译文] SN74LVC1G08：如何确保逻辑高无干扰上电

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1553139/sn74lvc1g08-how-to-ensure-logic-high-glitch-free-power-up

器件型号：SN74LVC1G08

工具/软件：

您好、

我需要确认我的实现是否可以得到保证、以避免上电时出现毛刺脉冲。我需要输出遵循 VCC (+5V)。 VCC 的斜坡速率约为 0.5V/ms。我的两个输入都通过 4.99K 电阻器连接到 VCC。从实验室测量结果来看、输出看起来在+5V 左右开启并遵循 VCC、但我需要确保这是典型行为、不是绘图的好运。

这种无干扰上电策略是本文回复之一中建议的： SN74LVC2T45 是否也可以将意外驱动的输出上电？

谢谢。

3 个月前

0 admin 3 个月前

TI__Guru**** 2466550 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Gregory、

根据 DS、我们定义的工作电压从 1.5V 开始。

话虽如此、但一旦 VCC 超过阈值（可能因批次而异）、您的上拉电阻就会强制输出逻辑为高电平、从而开启器件内部的晶体管。我们不指定该阈值可能是多少、因为您在这些器件上找到的阈值约为 0.5V。这是我期望这些设备的行为、我不会将其描述为运气、因为它的行为是这样的。

为了阐明您遇到了预期行为、但输出导通的确切值可能并不一致、因为它超出了我们针对这些器件的规格范围。

此致、

Owen

0 admin 3 个月前

TI__Guru**** 2466550 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Owen、

感谢您的答复。我的问题是、器件是否会在 VCC 达到 1.5V 之前由于未定义的行为而将输出驱动为低电平。根据对器件运行的描述、在 VCC 达到某个阈值之前、输出都是高阻抗、然后由于输入上连接到 VCC、输出应驱动为高电平。这对于我们的应用来说是可以接受的。谢谢！

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74LVC1G08：如何确保逻辑高无干扰上电