器件型号： SN74LV161A
您好、
我在设计中使用了这个 4 位计数器。 我将使用其中的 2 个。 一个由 10MHz 时钟计时、另一个由 5MHz 时钟计时。 电路板设计利用 RCO 输出将其实现为模数 n 计数器。
我在板上有错误、我看不到 RCO 脉冲恢复为 LOADB 信号。 但是、计数器似乎在向上计数：
在上述两个图像中、黄色= QA、青色= QB、品红色= QC、绿色= QD。
以上两个屏幕捕获显示 QC 上的过渡相位不匹配、QC 与第二个屏幕中的 QB 匹配。 这是否可以通过 LOADB 信号不正确来解释？
谢谢、
Prasoon
您好 Malcolm、
电路原理图如下：
RCO 被逆变器链反相并作为负载反馈。
我的示波器在 500mV/div 时达到最大值。 遗憾的是、波形重叠了、但我将它们堆叠在一起。 这里是两个计数器及其各自的输入。 绿色：QD、品红色：QC、蓝色：qb、黄色：时钟/RCO/Loadb。 A、B、C、D 为 0-b0。
计数器 1（时钟@ 10MHz）
有用
RCO（由于手动放置探头而出现尖峰）
Loadb（在计数器输入端测量）
计数器 2（时钟@ 5MHz）
有用
RCO （由于手动放置探头而出现尖峰）
Loadb
希望这些快照有所帮助。
谢谢、
Prasoon
您好 Malcolm、
我发现我的电路板有设计问题。 RCO 还连接到接线错误的收发器（交换输入和输出）：
因此、驱动 1.8V 电压的收发器和驱动 3.3V 脉冲的计数器会在 RCO 上产生争用。 这很可能是逆变器输出一直处于高电平的原因。
我们如何解释 QA-QD 总线在负时钟边沿上的转换？ 根据数据表、LOADB 不涉及时钟路径。
Prasoon
您好 Malcolm、
请查看下面由 5MHz 时钟计时的计数器放大图：
D：A = 4'b0
G：QD、M：QC、B：qb、Y：CLK
此致、
Prasoon
