Other Parts Discussed in Thread: TPLD1201, TPLD1201-DGS-EVM
器件型号： TPLD1201
尊敬的 TPLD 员工：
抱歉、我无法显示所有的设计、但是：
从启动到受控复位事件、IO7 的值应为 Z（表示 H 与外部 PU）。 但烧录 TPLD1201 输出 1.15V：
请注意、IO7 仅将 10k PU 连接到 TPLD 的 VCC。
我可以理解、IO7 在 TPLD 启动期间处于高阻抗状态；245usec。 为什么 IO7 输出 1.15V？
此致、
Okutsu Yasunori
您好 Malcolm、
是、TPLD1201 外部有 10k PU、用于将 IO7 与 TPLD 的 VCC 连接。 以下是测试环境：
我预计 IO7 将为 3.3V 、因为 IO7 在启动期间为高阻抗。 但 示波器 CH2 显示 1.15V。 请参阅前面的屏幕截图。
您能为我解释一下结果吗？
此致、
Okutsu Yasunori
您好 Malcolm、
你写道:（红色文本）
您能看到、如果将引脚 IO7 的输入连接到 VCC 或 POR 等几个不同的东西、会发生什么情况吗？
如果可能、在将 POR 连接到单独的输出引脚并将其包含在示波器屏幕截图中时测试此正常情况也会有所帮助。 观察 POR 何时变为高电平可以向我们指示我们何时预计启动序列已完成。
这意味着,我应该烧一个特殊的和测试。 我稍后再试。
您能否分享如何测试这些测试、例如在 EVM、原型板等上进行测试
我的写作环境;
Win11 PC - TPLD-PROG - TPLD1201-DGS-EVM
已编程的 TPLD1201 在以下位置进行测试：
TPLD1201-DGS-EVM（带有烧录的 TPLD1201）P2 — 我们的功能测试仪（为 EVM 提供 VCC）
另请参阅我的上一篇文章。
当然、我移除了 TPLD1201 与 EVM 电路板电路之间的所有跳线引脚。 并 使用 J1 连接 EXT_VCC 和 EVM VCC。
能否分享您正在使用的 ICS 版本？
如果可能、您能否共享 LUT3_0_DFF2 内部配置的屏幕截图？
在相同的环境下、还有一个结果：
引脚设置 初始输出 外部 PU
IO7 数字输出/NMOS OD H. 是的
IO6 数字输出/推挽 H. 否
IO5 数字输出/NMOS OD H. 是的
IO6 和 IO5 正常输出。 特别是、IO5 使用外部 PU 从 VCC 启动变为高电平。 我认为在启动时只有 IO7 具有低输出。
在目前, IO7 的行为是我们可以接受的。 但我想知道原因。
此致、
Okutsu Yasunori
尊敬的 Yasunori：
这是我在测试中使用 10k 外部上拉电阻器时看到的。 您在电路板上测试的器件可能已受到某种程度的损坏。
此致、
Malcolm
