请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：InterConnect Studio
我尝试创建一个 SR 锁存器。 我添加了一个具有 3 个输入的 LUT、第三个输入连接到输出端。 当我在输出和输入之间创建连接时、InterConnect Studio 会抛出错误“不包括任何时序元素的带有反转的逻辑环路可能会导致振荡“。 我被迫添加一个延迟块、并将其连接到时钟源。 这似乎可以处理这个错误、但让我想知道它是否是实现简单 SR 锁存器的最有效方法。 电路如下：
您是否对如何改进此实施有任何想法？
谢谢！
