• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 12 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4043B：定义的上电状态。

admin
Guru**** 2767785 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1616342/cd4043b-defined-power-on-state

器件型号： CD4043B

您好团队：

是否有任何建议的方法（例如外部电路）来定义上电后的输出状态？

从另一篇相关文章中、我知道仅此 IC 无法确保任何固定状态。

此致、
Davide

  • 0
    TI__Guru**** 2767785 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Davide：

    如果 ENABLE 引脚保持低电平、则输出将处于高阻抗模式。 您可以将输出保持禁用状态、直到锁存器注册一个有效状态。 如果有一个下拉电阻连接到输出、线路将保持低电平、直到它们重新启用。