请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： SN74LVC1T45 EP
数据表显示了图 3 中的脚注。 “双向逻辑电平转换应用“、指出“(1) SYSTEM-1 和 SYSTEM-2 必须使用相同的条件、即同时上拉或同时下拉。“
此注释是否旨在防止争用？ 如果我们电路的架构阻止了这种情况、该怎么办？ 这种限制似乎在其他制造商的 1T45 数据表上不存在,因此我们需要理解为什么它在图 3 中。
我们计划在 A 侧使用下拉电阻（3.3V 侧）、在 B 侧（5V 侧）使用上拉电阻、并在极少数情况下使用 DIR 位将 B 侧拉低。 其他器件也会将 B 侧拉低。 目的是在 B -> A 模式时利用 Hi-Z 状态并使用 FPGA 监控 A 侧。
我们需要知道我们的原理图是否可行、即使它似乎与图 3 的脚注相矛盾。 我们看不到存在争议的情况、但该注释让我们认为我们可能遗漏了一些东西。 我尝试附加一个示意图、但在我尝试的每种格式（例如 PNG、PDF）上载时都出现错误。 如果有人给我一个电子邮件地址、我很乐意给我发电子邮件。
