请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： SN74HCS74-Q1
您好：
我对函数表中的条件 6 有疑问、但确实表明输出将是之前的状态。
由于该 SN74HCS74QPWRQ1 IC 有 2 个通道、因此两个通道的 Q'显示了不同的行为。
每个通道上同时传输条件。
对于通道 1 处的情况、pre'：h；cl'：h；CLK：l；D：x -->Q' ：h 和 Q：l
对于通道 2 处的条件、pre：h；clr：h；CLK：l；D：x -->> q'：l 和 q：h
为什么会这样？ 为什么通道 2 在与通道 1 相同条件下具有不同的输出。
它们在内部是如何定义的？
