[参考译文] SN74AUC08：与时钟信号的兼容性

您好，Delaney，

[引用 userid="468997" url="~ë/support/logic-group/logic/f/logic-forum/1079485/sn74auc08-compatibility-with－clock-signals"]这是否由 Ioff 功能处理？

当设备电源为0V 且输出中有来自活动总线的信号时，Ioff 功能可防止回流。

[引用 userid="468997" url="~/support/logic-group/logic/f/logic-forum/1079485/sn74auc08-compatibility-with－clock－signals "] SN74AUC08是否可以处理热插拔？

本设备被称为“1级”隔离，用于部分断电应用，这意味着它可以断电并与电路断开连接，或者连接和通电，而不会损坏设备本身，前提是系统设计正确。 有一份应用程序报告详细讨论了实时插入的级别： https://www.ti.com/lit/an/scea026/scea026.pdf 

关于链接应用程序中提到的其他2个级别注：

加电三态可能对该应用有用，但我不知道任何包含该功能的门——它仅限于总线缓冲器，而且大多数情况下只能运行在2.7V 以上的门。 但可能不是一个需要关注的问题。

当设备关机时，听起来数据只在输入端，因此 Vcc 偏置在此处不会产生影响，这仅在输出连接到活动数据总线时适用。

[引用 userid="468997" url="~ë/support/logic-group/logic/f/logic-forum/1079485/sn74auc08-compatibility-with－clock-signals’s’]如果部件收到未应用 VDD 电源的实时时钟输入，该部件会有什么行为？

如果不使用电源，零件将不会执行任何操作。 输入和输出将是 Ioff 规范定义的高阻抗。

[引用 userid="468997" url="~ë/support/logic-group/logic/f/logic-forum/1079485/sn74auc08-compatibility-with－clock－signals’s’]该部件是否存在损坏的风险？

是，但不是来自正常信号。 损坏通常是 由缺乏 ESD 保护或连接器设计不正确导致 VDD GND 和信号线路在完全连接之前出现严重不匹配的情况造成的。

[引用 userid="468997" url="~ë/support/logic-group/logic/f/logic-forum/1079485/sn74auc08-compatibility-with－clock-signals"]时钟是否会导致 VDD 出现预偏倚？

这里对你的意思不是百分之百的确定——如果你在问电源是否会由输入信号供电，那么不会——该设备不包括正电压二极管，因此没有从输入到电源的电流路径。

完美，谢谢克莱门斯！ 看起来这部分可能会起作用！

最佳

德拉尼