• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 586 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS02612：布局设计问题

admin
Guru**** 2415390 points
Other Parts Discussed in Thread: TXS02612

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1087843/txs02612-layout-design-question

部件号：TXS02612

大家好，团队

下图显示了客户的当前架构，当前 PCB 布局，FPGA 远离 TXS02612，TXS02612与 SD 插座的距离相对较近。 考虑到从 FPGA 到 TXS02612的信号轨迹有点长，但考虑到 TXS02612规范(链接如下)，没有提到布局规则。 因此，我的客户想问，TXS02612的数据/CLK/CMD 输入/输出的轨迹是否有相同的长度要求？ 是否有长度限制？ 迹线的阻抗控制是什么？

https://www.ti.com/lit/gpn/txs02612

  • 0
    TI__Guru**** 2415390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    TXS 是一个无源开关，因此其位置对信号没有实际影响。

    尽管如此，在插座附近为 B 端口提供 ESD 保护将是一个好主意。

  • 0
    TI__Guru**** 2415390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    杰森：

    否 ，数据/CLK/CMD 输入/输出的跟踪不需要等长的要求。 如果可能，最好将轨迹保持在12厘米以下，以避免反射问题。 主要问题是确保线路的寄生电容总量小于70pF，包括迹线上的所有输入连接。 要确定这一点，您需要知道电路板的积层(层厚，电容率，地面平面？) 以及迹线的几何形状。  

    此致，

    塞巴斯蒂安  

  • 0
    TI__Guru**** 2415390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，穆里尔，

    明白了。

    感谢你的帮助。

    杰森

  • 0
    TI__Guru**** 2415390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    克莱门斯，你好，

    明白了，谢谢。

    杰森