This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0108E:B侧输出电压低为1.2V

Guru**** 2557590 points
Other Parts Discussed in Thread: TXS0108E

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/576014/txs0108e-output-low-on-b-side-is-1-2v

部件号:TXS0108E

您好,

我正在使用TXS0108E在2V8 (A侧)和3V3 (B侧)之间调平I2C。 当A侧的I2C从属设备拉低至0V时,B侧下降到1.2V,但没有进一步下降。 没有外部上拉,I2C时钟为400kHz。 在我看来,Npass晶体管似乎已关闭。 我找不到任何文件显示Npass偏置电压来自何处,但我猜是来自Vccb,因此晶体管应该打开。 OE引脚在2V8上直接连接到Vcca。

以下迹线显示A侧的SDA为蓝色, B侧的SDA为紫色。 在标有白色圆圈的点,从属设备在 A侧拉动0V (I2C ACK),但B侧在本应为0V时卡在1.2V处。 这是从低到低的过渡,但从高到低的过渡也是如此,即B侧低不会进一步降至1.2V。

想知道是否有人见过类似的东西,以及可以采取什么措施。

谢谢!

保罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Paul:

    我以前从未见过这种情况。 您在输出处驾驶哪种负载? 如果您隔离负载并保持输出打开,您看到的结果是否相同?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    负载基本上是4个其他I2C从属设备+ 2个I2C主设备。 我正在尝试尽可能多地断开它们,但是存在一些相互依赖性(即使用一个从属设备来设置另一个从属设备),当然,我需要在总线上至少有一个主设备才能使通信正常工作-因此不幸的是,这并不是那么简单。 当我有更多信息时,我会发布更新。

    谢谢,
    保罗
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Paul:

    好的,听起来不错。 从您发布的示波器镜头来看,线条只是间歇性地拉低。 在发生时是否有任何模式,或是否以随机间隔发生?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    在示波器轨迹中,0V时的其他低电平是由于B侧的主驱动低电平。 1.2V时的下限是A侧从属设备拉低的2us时间。 因此,它实际上并不是间歇性的,因为它是在每次从机拉低时发生的。

    谢谢,
    保罗
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    好的,对不起,我一定错过了。 这实际上更有意义。 我认为问题可能是您的从属设备不能吸收足够的电流将线路一直拉至0V。 您知道从机的驱动能力是什么吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    I2C从属设备可以吸收4mA,但仍可保证小于0.4V的电压。 这条线路上唯一的上拉是TXS0108E本身的4K,因此最大电流仅为2.8V/4K = 0.7mA -所以我不相信它是从属的驱动能力。 在我看来,TXS0108E中的Npass晶体管在应打开时关闭。 在尽可能多地断开其他从属设备之后,我可能会了解更多信息。

    谢谢,
    保罗
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我现在将其剥离回只有一个I2C主控和一个I2C从控制器,而B侧的1.2V ACK已降至0.7V,这是一个很大的改进。 我仍然希望它接近0伏,但至少现在它的边际性更低。 有兴趣了解Npass晶体管(分离两侧)的偏差是如何导出的。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Paul:

    我认为这种偏差是指VCCA,但我必须在实验室中对其进行测试,以验证其是否正确。

    很好地听到音量已改善,但0.7V似乎仍然过高,考虑到您没有外部上拉,您的从属设备可吸入4mA。 一般而言,当通晶体管处于活动状态时,在100uA时,我们只能看到Vil和VOL之间的差值大约为20mV到50mV。 在低速行驶时,是否有任何方法可以测量线路上的电流? 我能看到音量和视频之间存在如此大差异的唯一另一种方法是线路上是否存在某种短路或某种东西导致大量电流流流经通透晶体管。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    测量电流不容易。    通过晶体管的'接通'电阻约为400欧姆(来自数据表),因此汇电流应为0.7 / 400 = 1.75mA。 假设此电流流经内部4K上拉,则会产生1.75mA x 4k = 7V (!) 这就是为什么我怀疑传导晶体管关闭的原因。 这不是理想的,但我 可以接受0.7V ACK,尽管我很想知道为什么它这么高。

    谢谢,

    保罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    我刚刚发现,我们的主板上确实有外部上拉拔装置! 上拉杆为1k5,这完全说明了B侧不能拉至地面的原因。 通过通道晶体管的压降基本上为3V3 * 0.4 /(1.5 + 0.4)= 0.7V。 因此,我必须为我的无知道歉。 感谢您帮助我思考这个问题。

    谢谢,
    保罗
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Paul,

    听得好,这肯定能解释。 我现在将结束这一话题。