• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 500 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] HSTL/SSTL收发器

admin
Guru**** 2553260 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/584659/hstl-sstl-transceiver

团队-

我的客户需要一个收发器，它将采用差分HSTL或SSTL I/O，由1.5V FPGA导轨供电，并将它们转换为200MHz的3.3V单端逻辑。

。

我找不到一台能以这种速度执行此操作的设备，您有什么建议吗？


谢谢！

Alec

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    TI具有SSTL缓冲器，但仅用于具有多位的存储器接口。

    可以从高速比较器构建接收器，从反相缓冲器和非反相缓冲器构建发送器。

    但您应该能够使用LVDS收发器。 我不知道HSTL/SSTL是否可以直接连接到它们，但无论如何，差分LVPECL，LVDS，HSTL和CML (SCAA059)之间的交流耦合描述了如何通过额外的转换步骤实现这一点。