• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 404 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] FIFO体系结构，功能和应用程序

admin
Guru**** 2542550 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/601511/fifo-architecture-functions-and-applications

你好，

我对以下方面的解释有疑问：    在FIFO设备上。

虽然正如我在应用说明中所指出的那样，转移能力似乎是这些设备的一个大问题，但它只发生在异步操作中？ 我将在异步模式下操作，因为我将连接MCU和以不同时钟速度运行的ADC。 如何避免转移？

FIFO设备是否可以同时读取和写入，或者这些事件是否需要按顺序发生？ 我希望在发送数据时读取数据。 如果不能做到这一点，我是否需要比我写的更快地阅读？

提前感谢您的帮助  

  • 0
    TI__Guru**** 2542550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    伊恩
    可转移性问题完全是由于异步使用造成的。 同步操作时，不会违反寄存器/浮点的设置/保持。
    只要FIFO中有要读取的数据，就可以同时读取和写入。 这可以通过标志来确定/监控。

    此致，
    涉水
  • 0
    TI__Guru**** 2542550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Wade，您好！

    感谢您的快速响应。

    在某种意义上，这确实让我担心，因为我将在异步状态下工作。 我的ADC的工作速度将比我的MCU快。 因此，我必须以不同的时钟频率工作。 作为设计师，我是否需要担心元稳定性，还是FIFO逻辑块的设计者已经补偿了这一点？ 如果我必须说明问题，我该怎么做？ 我想要一个准确的数据采集电路，元稳定性似乎是一个大问题。

    提前感谢您的帮助

  • 0
    TI__Guru**** 2542550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    伊恩
    创建这些FIFO的设计团队不再可用。 但是，如果您能提供更多信息，这可能会帮助我更明确地回答。 您能告诉我您对FIFO感兴趣吗？ 写入和读取频率？ 如果您使用写入时钟为数据计时，并且没有违反输入数据的设置/保持，则您将不会看到写入FIFO的数据有任何问题。 大多数问题都与旗帜有关。
    这是您参考的应用说明中显示的示例。 存在一些与生成空标志相关的转移性。
    如果您可以管理数据而不将其完全满或完全空运行，则不会出现可转移性问题。
    此致，
    涉水