https://e2e.ti.com/support/logic-group/logic/f/logic-forum/619312/lsf0204-down-shift-queston
部件号：LSF0204大家好，
阅读LSF0204数据表和应用手册后，
客户和我都无法理解的是，为什么下面的红色标记不需要上拉电阻器？
因为Vcc 1V比Vref_B电压小得多。 我无法理解这将如何工作(我的意思是B4引脚处会出现什么电压？)，请告诉我，谢谢。
Andrew
该数据表的10.2 部分有一个非常好的结构图
FET阈值电压由Vref_A设置 实际上，当任何输入接近(或高于)阈值时，FET将进入高阻抗模式。 当输入低于阈值时，FET打开。
通常，上图说明了LSF译员的工作方式。 在此图中，驱动器设备强制B1针脚过低，这导致A1也过低。 如果B1被强制为高电阻，则FET将变为高阻抗，并且A1将被拉至V_A至R_A1。
我知道这个设备系列有点难理解。 我们目前正在制作一个视频系列，以便更好地解释它们。
A侧和B侧的标签正确无误--为了方便，我在绘图中调换了两侧。
电流可通过两个线路通过LSF设备。 设备受电压控制--如果(VG - VS)> Vtn，电流将通过。 由于VG是一个设置的偏置值，因此VS是唯一可以影响FET状态的值。
设备最令人困惑的部分是，没有设定的'源'和'源'--'源'通常被标识为FET的侧面，它与主体短路，但在这种情况下，主体连接到地面，并且引流/源是对称的。
(从 https://electronics.stackexchange.com/questions/21.2768万/p-chanel-mosfet-series-configuration借用图像)
这一内部原理图可能会使事情变得更加清晰：
**一个小的校正，Vref_B是外部引脚名称--它应该标记在电阻器的另一侧。 很抱歉混淆了**
在这里，您可以看到每个通道的栅极电压(以红色显示)与Vref_A和Vref_B生成的偏置电压直接相关
这就是为什么必须将Vref_A设置为与设备一起使用的最低电压的原因。 否则将不起作用。 在混合电压系统中，这可能有点问题，例如，5V信号线的电压通常低于1.35V，但如果设定了如上所示的阈值，则1V信号将显示为'high (高)'。 只有一些情况不起作用。
