• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 1005 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G11：开机时SN74LVC1G11DRYR输出行为

admin
Guru**** 2538950 points
Other Parts Discussed in Thread: SN74LVC1G11, SN74LVC1G125

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/635840/sn74lvc1g11-sn74lvc1g11dryr-output-behaviour-while-power-up

部件号：SN74LVC1G11
主题中讨论的其它部件： SN74LVC1G125

您好，

能否保证在通电时输出(Y)保持低电平(如果至少有1个输入为0V)？ 或者，在达到最低电源电压之前，输出是否必须"移动/移动"？

谢谢！

Andreas

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Andreas：
    SN74LVC1G11只能通过数据表保证在1.65 和5.5V之间正常工作。 我没有此设备在1.65V以下运行时的测试数据。

    话虽如此，如果输入处于定义的低状态，通常在通电期间输出将保持低电平，但在某些情况下，在某些逻辑设备上会出现小故障。 通常，这些电压在FET的接通电压(~850mV)周围发生，通常会在恢复到~0V之前短时间跟踪电源。

    您的系统是否对类似这样的小故障敏感？ 有一些可能的解决方案，如果是，您可以共享您的应用程序吗？
  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Emrys您好，

    非常感谢-为了避免误解，您能否查看以下内容：  

    应用：

    －         第1和第2个输入：来自处理器的信号(在加电时可能会上升)

    -         第三个输入：重置信号(在加电时为0V)

             想法：加电时，栅极的输出电压应始终小于0.25V (如果我们可以定义最大浮点时间，则小于0.9V？)

     使用SN74LVC1G11是否可以实现此目的？

    此致，

    Andreas

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Andreas：

    我们不能保证只使用此设备时所述的操作，但是您可以将SN74LVC1G125添加到输出中，以保证在达到所需的工作电压之前获得高阻抗输出。 在这种情况下，还需要启用信号，但如果绝对需要在开机期间保持低输出，则这是我知道的唯一解决方案。

    我建议的电路：

    下拉电阻值可以非常大(例如：100K)。 它们仅用于在启动过程中保持线路低电平。