大家好，
客户使用LSF0204D将3.3V电平转换为5V电平。 端口侧的上拉电阻设置为196欧姆。
B端口侧的上拉电阻设置为300欧姆。 但是，当他向端口输入0V电平时，B端口可以输出1V电平。
1V电平是其应用的高电平，他 还需要为B端口输出0V电平。
是否可以通过设置上拉电阻来解决问题？ 如果可以，端口A和端口B的上拉电阻器适合什么？
当端口输入0V电平时，如何计算输出0V电平的上拉电阻器？
祝你一切顺利，
张美基
亚洲客户支持中心
德州仪器(TI)
您好Mickey：
我建议您首先观看LSF教程视频，网址为：
了解这些设备的基础知识对于正确使用它们至关重要，而且不会花费您的大量时间。
Emrys和Clemens您好，
感谢您的回复。 我已经观看了视频。 我对客户问题的理解如下：
请检查附件。 如果使用A侧作为输入，则使用B侧作为输出。 当0V为A1输入时，输出
电压为U 。I使用KCL，3.3 + I1*R1=U+I2*R2。 现在，对于客户的问题，U>0，他需要将U降低到0伏。
因此，如果I1和R1稳定，则增加R2以减少U值。
问题1：我的理解是否正确？
问题2：B侧输出电压为1V而不是0V的原因是什么？
问题3：如果我的理解正确，则B 端口适用的上拉电阻器的适用范围是多少？
您好Mickey：
为了帮助说明Clemens所说的内容，这里的图片显示了增加的压降的位置。
VOL电压绝对不是0伏。 我真的应该在视频中更清楚地说明这一点--我将考虑修改以解决这个问题。 如果您看到A1处的电压较大，则很可能B1处的电压大致相同。
Emrys和Clemens您好，
我将与客户确认。 对于以上电路，B1是否为输入信号？
我仍然不知道为什么B1为1V，而不是0V，如果A1为0V，则客户的问题。 您会解释一下吗？
我发现 Emrys回复的帖子：
从该接线柱上，您的意思是输出侧(B侧)的上拉电阻器过低，这将导致输出电压高于输入电压
电压。 我想知道原因。
是的，应保持在15 mA以下。
请注意，此电流规格还必须具有相关的压降规格，例如0.25 V或0.5 V。当您增加电流时，压降会变大。 例如，请参阅下面MSP430F5529的“典型”规范，该规范看起来与FPGA类似；F5529保证在15 mA的最大0.6 V下：
(FPGA数据表可能没有这样的图形。)
只要您保持在保证的电流范围内，此曲线就呈线性。 在您的情况下，对于略弱于F5529的芯片，对于36 mA为1 V的声音是合理的。
因此即使使用15 mA，您也不会得到精确的0 V电压。您可能希望目标是安全地保持在接收器的VILmax以下。
