[参考译文] SN74LV123A：在SN74LV123A中，1Q输出占空比降低，而时间已过

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/565940/sn74lv123a-1q-output-duty-cycle-decreased-while-time-elapsed-in-sn74lv123a

大家好，

    我的客户空气条件产品系列报告了SN74LV123ADR中的一个问题，即SN74LV123ADR的占空比随着时间的推移而降低，该问题报告在2个模块中，仅测试了3个模块。

硬件连接：

   SN74LV123ADR由3.3V供电，/a通过2Kohm连接到GND，/CLR通过4.64Kohm，100Hz 50 % 占空比波形输入连接到1B； 数据表描述的文本/文本和文本连接，RT = 4.64Kohm (1 % 精度)，CT = 1uF (10 % 精度)

     此外，客户还将1Cext连接到GND，测试结果与之类似，1Q输出占空比降低，同时经过时间：20分钟内从48 % 降低到45 % ；

支持需求：

1. 1Q占空比在时间过去时降低的原因；

2. 关于应修改原理图的哪一部分以保持关税不变的评论；

此致

Benjamine2e.ti.com/.../SN74LV123ADR-duty-decreased-when-time-elapsed.docx