• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 362 次查看
  • 用户 0 名在线用户
选项
选项

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G74：CLR保持在低位，直到预设值变为高位

admin
Guru**** 2004735 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/569971/sn74lvc1g74-clr-held-low-until-preset-goes-high

部件号：SN74LVC1G74

您好，

我在SN74LVCG74初始化时遇到了一个奇怪的问题。 我有一个比较器将预设线路拉低几毫秒，而上拉电阻器将CLR线路拉高(或至少尝试将其拉高)。 但是，我看到CLR和预置位线都保持在低位，直到预置位线高。 我想知道是否有人对发生的事情有任何想法。  

同样，在启动时，下拉比较器将预设行保持在较低位置几毫秒，然后将其释放。 CLR信号用一个20K电阻器被拉至5V。 但是，CLR线在预设值变高之前永远不会变高。 我最终使用CLR线路，所以我需要上拉电阻器。  

任何想法都很好。

谢谢

  • 0
    TI__Guru**** 2004735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Buckshot，

    这两种设备之间没有内部连接-很可能是该设备外部的某个设备导致了问题。 什么是CLR线的最终驱动因素？ 是否可以断开此设备的连接并验证CLR线是否按预期通过上拉线拉高？
  • 0
    TI__Guru**** 2004735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，

    我们刚刚意识到，我们正在将这些输入- 5V拉至地下，这可能是问题所在。 我只想验证启动时将预设线保持在低位，然后上拉CLR线将导致输出"Q"高，而无需释放预设，然后下拉预设即可触发输出"Q"高电平。

    谢谢
  • 0
    TI__Guru**** 2004735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您所描述的是正确的，我们建议如何在系统中初始化此类零件。

    大多数逻辑器件都是接地基准，并将通过对其施加-5V输入而损坏。 如果需要输入-5V，最好的解决方案是添加一个串联电阻器，以限制通过器件输入上负极钳位二极管的电流(电流需要限制在数据表中列出的最大值： I_IK = 50mA，I_OK = 50mA，总电流不能超过100mA)
  • 0
    TI__Guru**** 2004735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    纠正错误后(现在应用接地而不是-5V)，芯片的工作原理与您所述的相同。 非常感谢你的帮助。