请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
主题中讨论的其他部件：TS3DDR4000Adam， 您能否确认端口A，B和C是否具有不同的SSTL I/O级别？ 它能否支持端口A上的POD_12/SSTL_12和端口B/C上的SSTL_18配置？
PSIR，
TS3DDR4000是无缓冲，双向，无源FET开关，其信号路径可以理想地建模为0欧姆线。 如果选择了A信道以转至B信道，则A和B路径上的逻辑电平不能不同，因为它们基本上会短接在一起。
但是，您可以在B 和C信道上具有不同的逻辑电平，并使用TS3DDR4000 控制信号来选择A路径上存在的信道。 我看到的唯一问题是 ，当TS3DDR4000在B和C信道之间切换时，B和C路径可能会连接在一起，时间可能小于65ns。 为避免这种情况，B和C信道可以连接，您可以查找具有先断后断功能的信号开关。 此功能可确保在连接其他信号路径之前，信号路径将在指定的时间内断开连接，以避免不需要的争用。
谢谢！
亚当
