This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC32T245:高速数据总线电压电平转换器之后的会议时间

Guru**** 2013580 points
Other Parts Discussed in Thread: SN74AVC32T245
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/565374/sn74avc32t245-meeting-timings-after-voltage-level-translator-for-high-speed-data-bus

部件号:SN74AVC32T245

您好,

我们正在使用 SN74AVC32T245将时钟及其相关数据端口信号的电压水平从1.8V (A侧)转换为3.3V (B侧)。 数据总线为24位宽度,最大时钟频率为150MHz。

从输入到输出,1Bx,2Bx,3Bx (x = 0..7),其所有数据端口的最大和最小偏差是多少?  SN74AVC32T245缓冲器能否可靠地用于确保在目标端满足设置和保持计时?

我正在查看在设置计时计算中需要考虑的"x"值是多少? 例如:如果我从源输出延迟的时钟为"Y" ns,则不使用 SN74AVC32T245的设置时间为"时钟周期- Y" ns。

使用 SN74AVC32T245缓冲器,设置时间将进一步减少x ns的偏移,变为 “时钟周期- Y - z”ns。  

注:我还假设我的TPD参数-传播延迟对于在相同电压/温度下工作的特定设备而言将保持相当一致。

此致,

Shareef

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Shareef您好!

    我们保证所有的逻辑器件都能将输出偏差限制为1ns。 请记住,这适用于所有驱动输入连接在一起的单个装置,并且输出在驱动相同的指定负载时以相同方向切换。

    以下是基于技术的典型最大偏差的预期结果。 但不能保证:

    - TTL = 800ps
    - BiCMOS = 500ps
    -CMOS为250ps

    AVC器件为CMOS
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Aozer:

    谢谢你。 我关于传播延迟参数的问题如何? 特定设备的针脚是否会有所不同,还是保持一致?

    此致,
    Shareef
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shareef您好!

    您所指的数据表参数[传播延迟]在数据表的切换特性部分中提供。

    有关您的案例,请参阅下表。

     这意味着当VCCA = 1.8V,VCCB = 3.3V以及从端口A到端口B的信号方向时,从A针到B针的最差延迟在任何设备上 都是3.3 ns。

    单个部件上各个通道之间的延迟差异 (例如 在所选装置上,1A1至1B1,1A2至1B2,.....,1A8至1B8之间的差异被称为通道到通道偏移或输出偏移。 在这种情况下,我们保证通道之间的偏移在1 ps内。  

    如果您不介意我的提问,您能否提供有关您的申请的更多信息? 翻译程序将用于哪种系统?