This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0104E-Q1:传播延迟时间(高电平至低电平)、从 B (输入)至 A (输出)开漏驱动

Guru**** 2527360 points
Other Parts Discussed in Thread: TXS0104E-Q1, TXU0104-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1055901/txs0104e-q1-propagation-delay-time-high-to-low-from-b-input-to-a-output-open-drain-driving

器件型号:TXS0104E-Q1
主题中讨论的其他器件: TXU0104-Q1

从 B (输入)到 A (输出)开漏驱动、数据表的额定传播延迟时间为97ns (从高到低)。

我的配置如下:

我有一个用于驱动增量编码器输入 B 的集电极开路。 未使用其他上拉电阻器。

输出 A 直接连接到 DSP。

1) 1)此配置是否具有97ns 的最大传播延迟?

2) 2)所有通道上的传播延迟是否相等、或者输出信号是否会从一个通道偏斜到其他通道?

如果是、您能否为此配置推荐一个更快的芯片? 我需要-40至125C

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Shiraz、

    该传播延迟随特定电源配置和电容负载(CL)提供、这些是影响该参数的变量。 如果您的器件在系统中具有类似的配置、那么您可以预期最长为97ns。 每个通道的实际传播延迟应相同、但同样、负载也起着重要作用、因此一个通道具有较重的负载、因此会更慢。

    为了实现更快的传播延迟、我建议使用 TXU0104-Q1等缓冲器件。 它具有与 TXS0104E-Q1相似的引脚排列。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢迪伦、

    我们将查看另一个芯片