[参考译文] CD4056B：CD4056BPW VDD & Amp；VIH、VIL 电压电平

admin

Guru**** 2534260 points

Other Parts Discussed in Thread: CD74HCT4511

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1158230/cd4056b-cd4056bpw-vdd-vih-vil-voltage-level

器件型号：CD4056B
主题中讨论的其他器件：CD74HCT4511

您好、专家、

客户对 VDD 和模数转换引脚有疑问、如果我们将 P3V3用于 VDD、并将1.8V 电压电平用于~D 引脚、是否需要将1.8V 电压转换为3.3V？

此致、

标记

3 年多前

0 admin 3 年多前

TI__Guru**** 2534260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

CD4000器件针对5V 以上的高电压进行了优化；对于5V 以下的电压、不保证电气特性。但是、即使我们假设 VIH 为 VDD 的70%、这也是2.3V。您需要一个电平转换器。

没有用于此功能的现代器件、因为现在、这通常在微控制器上的软件中实现。

0 admin 3 年多前

TI__Guru**** 2534260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark、您好！

我有点困惑、您是否提到了类似这样的某种设置？

另外、正如 Clemens 所说、CD4000系列通常用于更高的工作范围。

CD74HCT4511中有一个类似的器件、在这些较低的值下工作得更好。

此致、

Owen

0 admin 3 年多前

TI__Guru**** 2534260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Owen、

根据客户的要求，他们需要解码器支持0~F 显示，因此他们不会使用 CD74HCT4511。

但它们是 BCD GPIO (1.8V 至3.3V)原理图中的电平位移、请帮助在第9页中查看、如下文件所示。

e2e.ti.com/.../vistara_5F00_1004_5F00_1100_5F00_Review.pdf

CD4056BPW 有一些问题：

规格中没有引脚定义、引脚1 (STORBE)、引脚6 (DIS.FREQ.IN)、引脚7 (VEE)的功能

对此，

标记

0 admin 3 年多前

TI__Guru**** 2534260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark、您好！

当引脚1 (Strobe)为高电平时、将输入直接推至输出、但当引脚1变为低电平时、它将保持先前在显示屏中施加的输出。

引脚6 (中的 DIS FEQ)当为高电平时、输出 LED 将被视为低电平有效、但是当为低电平时、输出将为高电平有效

引脚7 (VEE)将是输出的低电平。如果接地、当输出为低电平时、引脚7 (VEE)将为0V

此致、

Owen

0 admin 3 年多前

TI__Guru**** 2534260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Owen、

原理图如何？您对此有任何疑虑吗？

此致、

标记

0 admin 3 年多前

TI__Guru**** 2534260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark、您好！

我担心 CD4056的9以上输出不是 A-F、例如10的十六进制输出、L 的11是 H 的输出、12是 P 的输出、13是 P 的输出、15是消隐输入。

对于原理图、引脚6需要连接高电平、除非您有一些用于保持输入引脚1的用途、否则引脚1应连接高电平。引脚7应接地、其他一切看起来都正常

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] CD4056B：CD4056BPW VDD & Amp；VIH、VIL 电压电平