https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1011551/sn74lvc2g07-glitch-consult
器件型号：SN74LVC2G07大家好、
您能在下面看到问题描述吗？ 随附了详细的波形屏幕截图。 谢谢
最棒的
斯坦利
您好、Stanley、
作为参考、这与以下问题直接相关： (+) SN74LVC2G07：Tsu 和 Th 规范咨询-逻辑论坛-逻辑- TI E2E 支持论坛
在示波器截图中、我只看到一个波形-我需要同时查看输入和输出。
此外、您能否提供原理图？ 这是一个开漏器件、因此我需要知道上拉电阻器的强度、并且知道负载(布线长度和/或总负载电容)会很有帮助。
为了给您一些有关该器件工作原理的信息-它是开漏的，所以输出只被 SN74LVC2G07拉低。 这意味着上升沿完全取决于外部电路。 kΩ、 μs 您有一个连接到3.3V 电源的10k Ω 上拉电阻器和一个典型值为50pF 的负载、则输出端的上升沿将大约为 t_r = 2.2 * 10e3 * 50e-12 = 1.1 μ s。
从提供的示波器屏幕截图中可以看出、信号似乎超过器件的阈值电压(1.65V、红色箭头)大约0.5ns、这将不足以导致上述输出发生任何变化。 如果我错了、请纠正我的问题-在我看来、这是一个放大视图、显示的总时间为50ns。
对于开漏器件、即使输入干扰为10或20纳秒、也不会因输出工作方式而导致输出状态变化。
您好、Stanley、
[引用 userid="406696" URL"~/support/logic-group/logic/f/logic-forum/1011551/sn74lvc2g07-glitch-consult/3738707 #3738707">由于 E2E 是公共阶段、因此您知道某些客户对此器件非常保密。 [/报价]如果您需要专有或敏感方面的帮助、您可以创建一个对公众不可见的内部 E2E 线程。
[引用 userid="406696" URL"~/support/logic-group/logic/f/logic-forum/1011551/sn74lvc2g07-glitch-consult/3738707 #3738707"]只要输入干扰的持续时间小于输出端的上升沿，开漏器件就应该有时间翻转输出状态。我建议 将任何"毛刺脉冲"保持比输出上升时间短得多。 如果输入干扰与输出上升时间的宽度相同、则输出将有时间上升、从而传播干扰。
下面是一个具有慢速输出和两个输入脉冲的仿真示例-一个是输出上升时间的长度、另一个则要短得多：
为了避免任何下游器件接收到脉冲、电压应保持远低于 Vcc/2。
