• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 114 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0101：TXS0101：HiZ 状态下的 I/O 电平解释和上拉影响

admin
Guru**** 1956055 points
Other Parts Discussed in Thread: TXS0101
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/898801/txs0101-txs0101-i-o-level-interpretation-and-pull-up-impact-in-hiz-status

器件型号：TXS0101

尊敬的 E2E 支持：  
我就组件：电平转换器 TXS0101与您联系。  
我阅读有关此组件的 TI 文档：
_应用报告：使用 TXS 型转换器进行电压转换的指南、
_数据表。  
我还去了论坛 e2e。  
但我始终对该组件 与我的设计的兼容性有一些疑问。  
该组件看起来非常灵活(推挽、开漏应用)、 其性能非常有趣。  
我 在这种组件方面没有太多经验。 也许我会做一些错误的解释、或者我选择了一个不适合 我的设计的组件。  
问题1.
在文档中提到、该组件具有10k 的内部上拉电阻、当 OE 引脚为低电平时、I/O 处于高阻抗状态。  
在数据表内的图中、上拉电阻似乎始终保持连接。  
问：您能不能向我确认，当 EO 为低电平时，I/O 和内部上拉电阻器之间没有连接？  
问题2.
在我的应用中、我希望将1.8V 至3.3V 和3.3V 的电压电平转换为1.8V (在通信方向的函数中)。  
数据速率 最大值为1Mps、可以减小。
在检查了不同组件的高低级别后、我对本例中的兼容性有一些疑问。  
以下是我的分析：
image.png
在搜索另一个参考之前、我想确保我对 TXS0101数据表的解释、或者如果我使用它或者确认它最终可以无限制使用、我会承担风险。  
 
在 TXS0101的数据表中、我们有：
image.png
我发现、与我的其他组件相比、这一级别非常高或低、这对我来说确实是一个限制因素。  
输出电平：
我不理解的是：通常使用 TXS0101架构、当在输入端检测到高电平时、另一个输出非常接近上拉电阻器的 Vcca 或 Vccb、或者直接通过一次性加速器链接到 Vcca 和 Vccb。   
问：为什么 Vcca 或 Vccb 是 VOH 最小值的0.67V 系数？  
输入电平：
我发现检测输入端高电平或低电平的裕度非常低。  
我认为输入将更大、  
问：它们是如何定义的？  
根据我的理解、它与内部 FET 的 Vgs 电压相关。  如果我考虑 FET 周围电压随应用的电压电平的变化、我认为我可以在输入值方面有更大的裕度。
我在数据表中没有找到要考虑的 VT 电压信息、也没有找到 FET Vgsth 的相同注释。  
问：您是否拥有此类信息？  
或者、我能否用数据表中的其他数据推断此信息？  
如果我的反思有误，您能向我解释原因吗？  
最后问题：
问：您认为此组件是一个不错的选择吗？  
问：在我的情况下、如果电压电平 没有得到真正的尊重、那么使用此组件的风险是什么？  
问：如果此组件明显未经过调整，您是否可以向我建议另一个参考？  
 

提前感谢您的帮助、我们将为您提供帮助、  
此致
弗洛伦特
  • 0
    TI__Guru**** 1956055 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    "图像"链接到您的 Gmail 收件箱。 请告诉我们您的密码。 ;-)

    上拉电 阻已断开；请参阅[常见问题解答]如果 OE 引脚被置为保持 IO 上的高阻抗、它是否会断开 TXS 器件中的内部上拉电阻器？

    高输出电压由上拉电阻器生成、因此输出端的任何实质性负载都会导致这些电阻器上的压降。 只要输出连接到高阻抗 CMOS 输入、输出电平就会足够高。

    指定的 VIL 值不是最小开关阈值、而是用作指定 VOL 值测试条件的或多或少的随机值。

    典型逻辑 FET 的阈值电压约为1V。不能保证这一点。

    TXS 是开漏双向应用的理想选择。 如果您有单向信号、具有适当缓冲器的单向或方向控制转换器将会更好。

  • 0
    TI__Guru**** 1956055 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Clemens、  

    非常感谢您的快速回答。  

    我有我搜索到的所有答案。  

    很抱歉、我在 Gmail 收件箱中没有发现这种情况的图片。  

    此致、

x 出现错误。请重试或与管理员联系。