您好！
我想使用 PLL CD4046B 和 分频器 CD404040B 来设计60Hz 频率锁存器。
电路目标是锁定60Hz 信号。
我该如何开始？
请任何人与我一起解决这个问题。
提前感谢。
假设 VDD 为5VDC 且仅使用相位比较器1、则分频器 CD404040B 可除以1024或2048。
如何确定 VCO 输出频率以实现目标？
2.如何确定 R1、R2、C1和低通滤波器 R3、C2的值？
附加的是仿真文件、工具是 LTSpice。
有关详细信息、请参见 HEF4046B 数据表。
请注意、随附的 PLL 的功能方框图和组件。
您好！
您是否能够设计您的系统？
使用您选择的组件构建60Hz 的 PLL 应该相对简单。 您提供的图表是一个很好的起点。
我建议首先非常仔细地阅读这两种器件的整个数据表。 我知道这很乏味、但这些器件很复杂、数据表中有一个_ TON_有用信息。 其他人提供的其他数据表也是有用的资源、因为'4046函数对于任何逻辑系列或制造商都是完全相同的。
首先、您需要选择电源电压和 VCO 工作频率、这将与您所需的锁定频率和计数器的大小相关。 我将采用5V、因为这是一种非常常见的工作电压、可能允许您在以后选择其他更现代的器件(CD4k 逻辑器件非常旧、针对15V 操作进行了优化、这与任何其他逻辑系列都不兼容)。
VCO 列出了在5V 电压下、使用10kohm R1时的最小"最大工作频率"为300kHz (0.3MHz)。 这个技术规格通常会令人困惑----意思是输出频率肯定能够达到300kHz，但除此之外，我们不能保证振荡器能够工作---- 5V 时的典型最大值为600kHz。
查看数据表中的图4、您可以看到5V 时所需的 RC 值、以便直接将 VCO 设置为60Hz：
基于此、我认为您不需要计数器。 您可以_将频率设置为~120kHz、然后将其再次分频为60Hz、但如果您可以直接将 CD4046B 配置为以60Hz 运行、为什么要这样做？
~设置上述的时序值- R1 = 1 Mohm、C1 μ F = 0.08uF (80nF)。 通常、原型设计是检查这些电路的最佳方法-只需将它们连接到"close"值、然后根据需要进行调整、以在工作台上获得最终频率范围。 您还可以在 R2 = 1 Mohm 时添加偏移、以尝试缩小工作频率范围、但这很可能不是必需的、您只需将 R2保留为开路即可。
这个特定应用的最大问题是60Hz 信号非常慢、所以 PLL 的响应时间也相对较慢。 不过、这可能无关紧要、因为我猜您正在尝试将相位与功率信号匹配、而这些信号在相位或频率上没有快速变化。
我建议在您选择的相位比较器之外使用100kohm 和10uF 作为低通滤波器(PC1会提供90度相位差、PC2将进行相位匹配)。 这些值提供了~0.2Hz 的截止频率、响应速度相对较慢、但会很好地使 VCO 保持稳定。
您好、先生、
感谢您的信息。
我尝试同步50Hz 或60Hz 的交流电力线信号、这是正确的。
根据 CD4046B 数据表、图4、R1应为100k Ω、但在中心频率60Hz、5V 时不应为1Mohm。
请检查 R1的建议值吗？
我尝试通过 TINA 进行一些仿真。
但在 TINA 或 TI 网站上没有可用的 CD4046 SPICE 模型。
我在网上进行一些搜索、并有一个由 宏组成的 CD4046模型。
我不确定此宏是否 可用于 CD4046。
无论如何、我做了一些仿真、所附文件是 TSC 文件。 请看一下。
我进行 了瞬态分析、并使用 示波器功能来监控 VCO 输出信号。
但信号不会在60Hz 时锁定。
您能否建议修改原理图？
顺便说一下、我购买了一些 CD4046 IC、我将对此问题进行实际测试、并将继续更新此主题。
谢谢你。
e2e.ti.com/.../CD4046_5F00_PLL.TSC
SK
您好！Dylan、
电路工作正常。
在我的实验中、我选择 R1=100k Ω、C1=100nF 并使 R2保持浮动。 可以锁定的最大频率约为140Hz。
低通滤 波器、我参考 TI 'CHA002A'的应用报告、请参阅附件、其中第4.2节介绍了如何实现频率合成器。
图12. 显示了一个低通滤波器、其中包含2个电阻器和1个电容器。
此应用的 LPF 是一款双极标签引线滤波器、可针对频率的阶跃变化实现更快的锁定。
我选择 R3=1Mohm、C2=2.2uF 和 R4=220k Ω 的低通滤波器。
还有一个问题、选择 LPF RC 值的关键点是什么？
谢谢。
SK
