This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC165:CLK 和/LN 之间的时序要求

Guru**** 2401085 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1168824/sn74hc165-timing-requirement-between-clk-and-ln

器件型号:SN74HC165

您好!

当 CLK INH 被接至 GND 时、/LD 上升沿与 CLK 上升沿上的时序要求是什么?

谢谢、

Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您好、Michael、

    数据表的时序要求表中提供了在时钟触发(上升沿)之前 SH/LD\保持高电平的建立时间。