请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74LVC1G74 简单问题：
LV1和 LVC1在上电前5V 施加到器件输入端的信号时、是否具有闩锁保护？
我是一名物理学家、而不是 EE。
根据设计、在 ESD 输入保护二极管导通时、应保护哪些系列的 TI 逻辑免受闩锁的影响
电压是多少？
https://en-support.renesas.com/knowledgeBase/16978575 建议
- 下拉电阻器
- MOS FET
- 肖特基二极管
是采用拓扑设计的 JESD 78 II 类器件、当输入电压大于 Vdd 时、可防止输入电压在上电之前变为0V。
推荐的解决方案是什么？
谢谢、
John Kimura 802-578-0787
低于目标。
