This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/836895/txs0104e-will-the-internal-pullup-on-porta-b-be-disabled-when-oe-pin-is-set-to-low
尊敬的 Sirs 或 Madams：
当 OE 引脚被设定为低电平时、PORta/B 上的内部上拉电阻器是否被禁用？
换句话说、例如、当 VCCA 引脚上提供1.8V 电源但 OE 引脚设置为低电平时、
A1-A4引脚未上拉至1.8V、只是 处于高阻抗状态？
此致、
Shinsuke Tanaka
您好、Shinsuke、
下面是一个常见问题解答、其中涵盖了这一点：
https://e2e.ti.com/support/logic/f/151/t/736371?tisearch=e2e-sitesearch&keymatch=faq%3Atrue
尊敬的迪伦·圣
感谢您的快速响应。
很抱歉多次打扰您、但您能不能再问我一个问题、以防万一？
您提到的常见问题解答说
'一旦 OE 被置为有效、内部上拉电阻器就被断开(以在 IO 端口上启用高阻抗)。'
在上面的描述中、如果我理解"OE 被置为有效"是指
TXS0104E 的"OE 引脚设置为低电平"？
这一点没有问题。 正确、这是 TXS0104E 的 OE 引脚为低电平时的情况。
