请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/853289/sn74lvc16t245-fanout-buffer
器件型号：SN74LVC16T245您好！
我的目标是将一个 LVCMOS 拆分为4个 LVCMOS (或更多)。 数据速率为100Mbps。
首选一个四路器件(4个输入 x 16个输出)。
是否有任何推荐器件？
通过 短接4个输入来获得4个分离的输出(至不同的负载)、是否正确使用诸如 SN74LVC16T245的常规(电平位移)缓冲器？
我假设将输入电阻除以4可以限制 VIH/VIL、将输入电容乘以4可以限制数据速率？
如果这是一种良好的方法、您能分辨最大数据速率是多少？ 我是否可以短接超过4个输入、比如说所有输入、以获得16个分离的输出？
谢谢！
最大
