• 状态 Resolved
  • 已锁定 已锁定
  • 回复 17 回复
  • 订户 0 订户
  • 视图 1322 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV1T126：将5V、50MHz 时钟下变频至3.3V

admin
Guru**** 2538930 points
Other Parts Discussed in Thread: SN74LVC1G17, SN74LV1T126, SN74LVC2G34

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/627357/sn74lv1t126-converting-a-5-v-50-mhz-clock-down-to-3-3-v

器件型号：SN74LV1T126
主题中讨论的其他器件：SN74LVC1G17、 SN74LVC2G34

我尝试将以50MHz 运行的5V 时钟信号转换为以相同速度运行的3.3V 时钟、而不会将时钟反相。 我计划使用缓冲器、并由3.3V 电源供电、因此当我缓冲5V 时钟时、它看起来像是3.3V 时钟信号。 我开始使用 SN74LV1T126、我从产品页面中获取了 PSPICE 模型、将其导入到我的仿真器 LTSPICE 中、然后运行了仿真。 在没有负载的情况下、输入50MHz 时钟信号会在输出端以相同频率产生3.3V 时钟。 然而、当连接50欧姆负载电阻器时、输出要小得多、大约为1.86V。我搜索了与 SN74LV1T126相似的产品、我发现 SN74LVC1G17是一款类似的缓冲器、在24mA (3.3V 时)下具有较高的电流输出、 并且其时序特性与 SN74LV1T126相似、甚至不优于 SN74LV1T126。 时序很重要、因为时钟信号很快速、因此与 SN74LV1T126相比、SN74LVC1G17是否适合我的需求？ 我本来会对它进行仿真、但我发现 SN74LVC1G17没有 SPICE 模型。

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Jason、
    您为什么要尝试使用逻辑缓冲器驱动50欧姆负载？ 这是相当不典型的。 大多数时钟信号驱动电容(高阻抗)负载。

    您能否提供您想要实现的目标的原理图或说明？
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的回复。 我尝试仿真 SMA 端口。 生成的3.3V 时钟信号将进入具有 SMA 连接器的 NIM 模块、连接器具有50欧姆阻抗、因此我尝试使用50欧姆负载对其进行仿真。 下面是到目前为止我的原理图的链接：

    drive.google.com/.../view

    在原理图中、您可以看到输入5V 时钟信号、空载输出和负载输出。 我以前从未真正设计过这样的电路、因此我的计划是查看缓冲器是否能在理想条件下像这样工作、然后我稍后会对设计进行改进。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    逻辑电路通常不用于50欧姆传输线路、但可以用于短距离传输。 由于阻抗不匹配、您将在远端产生大量振铃
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢你的答复。 从源到负载的距离不是很长、因此这可能不是最好的模型。 我不是完全确定设置、但从我所说的内容来看、时钟将通过大约3-6英尺的 SMA 电缆从输出(转换为3.3V 时)传输到负载。 然而  、与  SN74LV1T126相比、SN74LVC1G17是否能满足我的需求？ 同样、我希望距离 SN74LVC1G17最远、但我找不到适合它的 SPICE 模型。 根据数据表、两个缓冲器的规格看起来相似、但与 SN74LV1T126 (7mA)相比、SN74LVC1G17具有更高的电流输出(24mA)。  与其他器件相比、SN74LVC1G17是否需要 特别考虑 SN74LV1T126 ？

    编辑：我返回并查看了一些备注。 3.3V 生成的时钟信号到输入模块的距离约为3-6英尺。 之前、我说它是3米、但我在获得更多信息后纠正了该测量值。

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在传输线路术语中、"短"将小于大约10 cm。 在50 MHz 和3米处、您将看到显著的传输线路影响。 50MHz 方波包含频率更高的分量、这些分量在该范围内具有群延迟、从而产生反射和其他问题。  (假设在远端直接连接到 CMOS 输入(高阻抗))

    [图像已删除、我无法在 E2E 上使用动画]

    (请参阅此处的动画 ：https://en.wikipedia.org/wiki/Square_wave#/media/File:Fourier_series_for_square_wave.gif)

    以下是我关于最佳信号质量的建议：

    您可以并联2个 LVC 缓冲器(SN74LVC2G34)并为其提供5V 电压、以产生相当低的阻抗(~5 Ω)输出。 添加一个串联47欧姆电阻器将获得接近50欧姆的源阻抗。 然后、它连接到传输线路、传输线路在远端以50欧姆的电阻端接  这将消除绝大多数反射和其他传输线路问题、但会产生一种副作用。 最终输出电压将是输入电压的一半(此处为2.5V)(50欧姆源和50欧姆负载之间的分压器)。

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢你的答复。 非常抱歉、我查看了有关此设置的更多信息。 我的距离出错了。 3.3V 生成的时钟到输入模块的距离为3-6英尺、而不是我之前所说的3米。 我很抱歉缺少信息。 不过、传输线路效应仍应保持在该距离、对吧？
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、任何超过10cm 的物体都会开始产生显著的影响(这是由于方波的高频分量、通常为300-500MHz 最大值)
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢你的答复。 回到您之前的帖子、我从未考虑过传输线路效应会在相对较短的距离内发生。 我必须与主管沟通、以了解有关设置的更多信息。 如果有一种方法、我们可以缩短从3.3V 转换时钟到其最终输入的距离、这肯定会降低对时钟的影响。 查看数据表、您建议的 SN74LVC2G34在 VCC 为4.5V 时提供34mA 的最大输出电流、为了考虑通过传输线路的任何损耗、它必须由5V 电源供电。 使用由3.3V 电源供电的缓冲器并使时钟出现在输入端的该电压是否现实、或者当信号穿过线路时、TL 效应会降低电压、使其变得更糟？

    此外、是否有适用于这些2输入缓冲器的 PSPICE 模型？ 我浏览了目录、找到了一些2输入缓冲器的 PSPICE 模型、但 VCC 的最大电压为2.7V、这使得我的仿真不切实际。 我找不到适用于 SN74LVC2G34的器件。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    通常、您可以直接将逻辑门连接到传输线路、远端的振铃被视为"可接受"-但我曾多次看到它导致问题(多触发、过流、过压等)。

    您将并联 LVC2G34的两个通道、以获得最大~70mA 的电流(如我的图所示)。 如果您使用3.3V 为其供电、则输出将为3.3V、50欧姆端接(在传输线路之后)的输出将为1.65V

    遗憾的是、我们没有适用于这些器件的 SPICE 模型-我们目前正在开发一些供人们使用的简单模型、但这可能是几个月前的事情。 我知道网络上有一些可用的模型、但我不能推荐 TI 网站之外的任何模型。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    再次感谢您的回复。 我查看了您推荐的 LVC2G34和您布置的电路。 这条传输线路似乎是问题的关键、除了设备。 正如您所说的、电压将降至其标称值的一半左右、但假设 TTL 电压逻辑电平输入为3.3V、即使不是完全理想、2.5V 也可能处于可耐受范围内。 我必须使用模型对其进行测试、以确保正确。

    现在、我专注于单电源缓冲器、因为我不想处理两个电源。 但是、当我考虑其他解决方案时、我想到了一个想法。 如果我们使用具有上拉电阻器的双电源电压转换器来将时钟从5V 转换为3.3V、而不是单电源缓冲器会怎么样？ TI 是否提供了可通过6米传输线支持这种转换的电压电平转换器？
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我很抱歉为这个问题发布了这么多回复、但我想告诉大家 SN74LVC2G34的相关信息。 我访问产品页面下载 HSpice 和 IBIS 模型、尝试将其转换为 PSPICE 以在仿真器中使用、但我无法下载 IBIS 模型、并且包含 HSpice 文件的 ZIP 文件夹已加密。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我再次表示歉意、但我想在这里解决另一个问题。 初始时钟源为5V。假设它由于传输线路而降至2.5V、您能否不仅仅简单地从原始5V 时钟连接到3.3V 输入？ 这一切都与电平转换有关、因此了解实际传输线路的近似集总模型至关重要、因此如果是这种情况、如果您确信由于传输线路、似乎无需创建电路、 在另一端、5V 50MHz 时钟将被视为2.5V
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我认为远端的3.3V 器件会将2.5V 输出识别为逻辑"高电平"-但是、由于5V 驱动器最有可能在小于5V 的电压下输出、因此该器件的确切值可能小于2.5V (由于高电流需求)。 数据表列出了 IOH = 32mA (每通道)、0.7V (VOH = 3.8V @ 4.5V 电源)时的最大压降。

    这意味着 SN74LVC2G34的输出可能低至4.3V、并且远端的电压(假设完全匹配50欧姆阻抗和无损电缆)将为2.15V。

    如果您希望在电缆的远端具有~3.3V 的电压、最好从7V 信号开始。

    ***

    您可能对这本书感兴趣： www.amazon.com/.../

    它从模拟角度提供了大量有关数字系统设计的信息。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢您的回复以及本书的链接。 作为一名经验丰富的初级工程师、这本书将为我的职业生涯提供帮助。 我很抱歉再次提到它、但关于您之前关于传输线路的原理图、我认为是在我说电缆长度为3米时。 我后来提到实际长度最多为6英尺(即1.83米)。 现在、即使长度缩短、也肯定会有一些传输线路效应、但由于线路较短、我可以想象、通过线路的压降会比一半小得多(从5降至2.5V)。 在给定新距离的情况下、您现在会说什么是电压降？
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    传输线路的长度不会影响压降量-这是传输线路的神奇之处。 压降来自50欧姆输入与50欧姆输出的完美匹配(本质上是一个分压器)。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢你的答复。 既然如此、那么使用6V (或5.5V)电源为 SN74LVC2G34供电来升高输出时钟电压是否会比使用压降所导致的可接受容差高一点？ 此外、假设终端的输入连接器具有50欧姆的阻抗、但由于它是较大电路的一部分、预期的阻抗是否会更小？ 我假设它会由于阻抗稍有不匹配而调整输入电压。
  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我不能在这样的帖子中真正解释传输线路-只需说您可能应该谷歌、YouTube 或以其他方式查看这些内容、并尝试获得基本的理解。