请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN74LVC8T245 大家好、
我的客户正在使用竞争对手的74LVC4245A。 他们发现了一个技术问题。
该器件配置为从 B 侧(VCCB=3.3V)向 A 侧5V 逻辑(VCCA=5V)传输3.3V 逻辑。 3.3V 电源轨从5V 降压。 这样、3.3V 上电的时间比5V 晚15ms。 /OE 输入在3.3V 上电前被上拉至5V。 通过此设计、他们可以禁用 A 侧输出(hi-z)、直到3.3V 电压轨稳定。 虽然测试结果无法满足此预期:它们发现 A 侧输出被主动下拉、直到 B 侧(3.3V)被加电。 下面是上电波形:
我想知道我们的 SN74LVC8T245是否存在类似问题? 它是否可用于解决此问题?
谢谢、
John

