[参考译文] SN74AVC8T245：3.3V LVDS 至1.8V LVDS 的差分时钟信号

admin

Other Parts Discussed in Thread: SN74AVC8T245, ADC16DV160

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/752919/sn74avc8t245-differential-clock-signal-from-3-3v-lvds-to-1-8v-lvds

器件型号：SN74AVC8T245
主题中讨论的其他器件： ADC16DV160

sn74avc8t245是否有 LVDS 替代产品？

我有来自 FPGA 的3.3V 差分时钟信号、而我的 ADC (ADC16dv160)需要1.8V 差分时钟信号。

我也可以使用半导体获取单个3.3V 时钟信号并将其转换为1.8V 差分信号吗？

5 年多前

0 admin 5 年多前

TI__Guru**** 1624230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michelle 您好！

LVDS 器件不在标准逻辑下、我已将此帖子定向至正确的组。

谢谢！
卡兰

0 admin 5 年多前

TI__Guru**** 1624230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michelle 您好！

我不知道 SN74AVC8T245有等效的 LVDS。但是、可能有一种解决方案可以满足您的要求。因此、我想让我了解这些要求。似乎在 ADC 的时钟输入上使用/建议使用交流耦合、ADC 将其自己的共模设置为0.9V。因此、要求主要是电压摆幅(差分峰峰值电压)。我不清楚所需的电压摆幅是1.8V 还是2.8V、如 ADC16DV160数据表第8页提到的"输入时钟幅度"参数所述？

此致、
相位

0 admin 5 年多前

TI__Guru**** 1624230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michelle 您好！

我一段时间没有听到你的回声。我将关闭此主题、但如果您仍需要支持、请随意回复此主题、并将再次重新打开。

此致、
相位

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74AVC8T245：3.3V LVDS 至1.8V LVDS 的差分时钟信号