[参考译文] 用于视频线路的缓冲器

您好、Michael

谢谢。

数据速率应高达50MHz

电压：3.3V

线路为50欧姆控制阻抗-数字视频线路。

 它们将进入 OLED 显示屏。  

谢谢！

 如果输出为低阻抗、我可以根据层叠控制布局、使线路电阻为50ohm。

 那么，在这种情况下，为什么我应该关注低阻抗输出？

需要像这样的20位器件

主要问题在于远端、其中50Ω Ω 线路端接到高阻抗输入。 遗憾的是、由于驱动端的逻辑器件不能为50Ω Ω 负载提供足够的电流、因此无法通过进行阻抗匹配来完全纠正这种情况。 最好的解决方案(我知道)是添加一些与器件输出串联的电阻以抑制振荡、并在远端使用带有输入钳位二极管的器件。

我们有一份应用报告、其中详细介绍了 此主题：逻辑产品的设计注意事项

从技术上讲、您可以使用任何具有适当电源电压和电流额定值的缓冲器。

它实际上取决于阻抗匹配线的长度--只要您在不到1/4波长的导线上传输，传输线效应就不会真正出现，一切都很好。  假设您在27MHz 时钟上有快速边沿(1ns 边沿)，则信号的模拟带宽约为350MHz，这意味着波长为~85.7cm，波长为~21cm。  因此、只要布线的长度小于21cm (忽略边界条件引起的反射)、则线路的阻抗实际上对逻辑信号并不重要。

逻辑的典型应用如图左侧所示--从 DSP 到缓冲器的一条短线，逻辑器件的低阻抗输出连接到缓冲器的高阻抗输入。  这通常会导致良好的信号完整性。

图像的右侧显示了信号完整性问题往往发生的区域。 缓冲器驱动传输线路、该传输线路随后端接到 CPLD 的高阻抗输入端。

非常感谢您的参与。这真的很有帮助。

 此外、忘记提到您使用的是最适合情况的 ER=1、

 对于 FR4、R 可以达到4、这将导致1/4波长为10.70 cm。

 所以基本的想法是：只要传输线的波长小于线的1/4波长，我就可以在没有终端电阻器的情况下使用缓冲器。

 这意味着这些驱动程序将适合我的目的：(当然只要我对 TPD 满意)

抱歉。

 照片用于收发器而不是缓冲器。 我的意思是这些驱动程序：