[参考译文] SN74GTL1655：上电期间的输出杂散

admin

Guru**** 2564565 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN74GTL1655

大家好、

我的客户发现、当他们为 SN74GTL1655加电时、当电源电压达到大约70% VCC 时、会出现杂散。(请参阅下面的内容)

蓝色导通是电源电压、黄色导通是1A 输出信号。(下面是原理图)

电源的上升时间大约为2ms。

我的客户将1A 连接到 CPLD、并且有4.7K 上拉电阻器、并且 CPLD 引脚的输入电容大约为5pF。

因此、对于杂散、请帮助回答以下问题：

1.在上电过程中、是否是部件的正常性能？如果不是、寄生信号的原因可能是什么？

2.您能否帮助分析是否有消除杂散的方法？

Lacey

非常感谢！

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Lacey：
我已要求我们的翻译专家来看看这一点。您应在24小时内收到回复。

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Lacey：

该器件的内部电路支持上电三态、可确保在 Vcc 达到50%之前 IO 端口上具有高阻抗。

该器件不应连接外部电阻器、因为它在内部具有总线保持电路。是否有办法断开/移除电阻器并再次检查实现情况？

相应输入引脚上的状态是什么？它们是否保持在 GND 上或保持悬空、或者也通过上拉电阻器进行连接？我相信驱动器正在尝试升高、但在内部它会将输入识别为低电平、并最终将其下拉。

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、ShreyasRao、

非常感谢您的回复。

客户拆下外部上拉电阻器、杂散消失。

那么、您能否帮助回答以下问题：

外部上拉电阻器如何影响总线保持电路以显示杂散？

2.对于 A 端口、我们不需要使用外部上拉电阻器、A 端口的输出高电压是否是指 VCC？

因为 B 端口是 OD 端口、所以我们需要外部上拉电阻器？正确吗？

Lacey

非常感谢！

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Lacey：

很高兴知道移除上拉电阻器后杂散消失。
如前所述、总线保持电路会尝试保持低电平状态、但上拉电阻会将线路强制为高电平。当输入为低电平时、Vcc 达到一个状态时、线路将再次强制为低电平、以禁用加电3状态电路。
B 端口是漏极开路、因此需要上拉。

逻辑（参考译文帖）(Read Only)