[参考译文] SN74AHCT125-Q1：输入引脚

Karan-San

感谢您的回复。客户还有其他问题。

问题3：

我们知道  输入和 Vcc 之间没有钳位二极管。

请告诉我们如何保护此器件免受 ESD 的影响。请告诉我们您对此器件的设计概念。

问题4.  

请将输入引脚等效电路发送给我们。

输入和 GND 之间有一个等效的二极管、可简单地钳制负 ESD、并充当正 ESD 的齐纳二极管。 (以下晶体管不像二极管那样工作、因此对于正常电压、没有电流从输入流向 VCC。)

 应用手册《高级高速 CMOS (AHC)逻辑系列》(SCAA034)指出：

静电放电

当一个表面的静电荷累积通过电介质电弧至另一个具有相反的电荷的表面时、就会发生 ESD。 最终的效果是 ESD 会导致两个表面之间发生短路。 这些损坏的器件可能通过正常的数据表测试、但最终会失败。 TI 设计的输入和输出保护电路可在人体放电模式测试中提供超过2000V 的抗扰度、在机器放电模式测试中提供超过200V 的抗扰度、在充电器件模型测试中提供超过1000V 的抗扰度。

图1显示了为输入栅极提供 ESD 保护而实现的电路。 初级保护器件是低压触发的硅控整流器(LVTSCR)。 在 ESD 事件期间、大部分电流通过 LVTSCR。 电阻器和次级钳位晶体管提供额外的保护、它们在 ESD 事件期间发生击穿并保护栅极氧化层。

此外、AHC/AHCT 设计人员指南(SCLA013)的第2.3.1节规定：

图12显示了用于高级高速 CMOS 器件的保护电路。 为了满足前面概述的要求、保护电路由两个阶段构成。 输入首先受到由晶体管 Q2和 Q3组成的晶闸管的保护。 这提供了粗保护。 如果输入电压上升到大约15V 以上、晶体管 Q1会断电并触发晶闸管。 然后、后者使高电流短路。 电阻器 R1和 R2的值仅为几欧姆。 因此、晶闸管的保持电流为几十 mA。 当放电结束时电流再次减小时、晶闸管将熄灭。 晶体管 Q4、Q5和 Q6具有精细的保护功能、主要用于保护输入免受过压的影响。 当输入端存在过压时、这些晶体管会被驱动至击穿状态并限制电压、而电阻器 R3会限制电流。