[参考译文] SN74GTL2003：当高侧(DN)为高电平时 NMOS 晶体管如何工作？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1224804/sn74gtl2003-how-do-the-nmos-transistors-work-when-the-high-side-dn-is-high

器件型号：SN74GTL2003

您好！

我想知道 GTL2003中的内部晶体管在以下条件下如何工作。

我已经检查了数据表中的表8-2、该晶体管的输出状态将是 VTT、晶体管将导通。但我不明白晶体管如何使 Sn 达到 Vtt 电平。您能否详细解释一下晶体管的行为？

问题

1.您能解释一下在以下情况下晶体管打开的机制吗？

2.在输出端口(Sn)侧没有电压源(上拉电阻)。当输入端口(DN)侧为高电平时、输出端口(Sn)如何使 VTT 电压电平？

3.如果连接到 DN 侧的器件使用推挽端口、是否无需在 DN 侧使用上拉电阻？

Sn 侧上无上拉电阻器。

谢谢。

2 年多前

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Seung-Gon：

Unknown 说：
2. 输出端口(Sn)侧没有电压源(上拉电阻器)。输入端口(DN)侧为高电平时输出端口(Sn)如何使 VTT 电压电平生效？

与视频类似、当发送器将输入驱动为低电平时、FET 打开、接收器上的输入通过 FET 驱动为低电平。当发送器驱动为高电平时、输出电压跟随输入、直到 FET 在 Sref 关闭。当关闭时、FET 处于高阻态、Sn 上的电压将保持在 Sref。

Unknown 说：
3. 如果连接到 DN 侧的器件使用推挽端口、是否不需要在 DN 侧使用上拉电阻器？

随着推挽发送器的信号下降、可以移除上拉电阻。即应用中无需上拉电阻器即可从推挽输出转换为低泄漏输入。

谢谢、帮助了解 LSF 系列双向多电压电平转换器、进一步详细阐述您的所有问题。

此致、

迈克尔.

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、您好！

感谢您的详细解释。你的解释和链接对我很有帮助。

为了回答我的第二个问题、我看了"使用 LSF 系列进行下行翻译"、但我有点困惑。

在"高电平到低电平转换"条件下、如果我向 DN 侧馈入高电平、数据表显示晶体管处于"导通"状态、如下表所示。

但在视频中、系统会显示"off"、如下面的红色文本所示。

'当发送器将线路驱动为高电平时、输出电压将跟随输入、直到 FET 关闭、在这种情况下发生在大约 VA 时。 FET 关闭后、输出进入高阻抗状态。由于寄生电容 CA1、A1处的电压将保持在大约 VA。电容器的电压不能瞬时变化。现在 A1电压节点实际上已断开、无源 RC 电路将把接收器的输入驱动至 VA 并保持该状态。"

哪一项是正确的？

谢谢

0 admin 2 年多前

TI__Guru**** 2380860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Seung-Gon：

是的、这是正确的、并且您对视频的理解也是正确的。

我明白这个表格可能会让人感到困惑。将继续内部工作、了解如何相应地进行更新、谢谢。

此致、

迈克尔.

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74GTL2003：当高侧(DN)为高电平时 NMOS 晶体管如何工作？