This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1267047/sn74lvc244a-dis-step-at-rising-edge
您好，
是否会担心边缘处的这一下降/阶跃？ 我认为时间很短、不应产生额外的脉冲并影响以下器件。
您可以帮助确认吗？
这违反了 Δ V/Δ Δv t 限值(在 SN74LVC244A Δt 中缺失、但它仍然存在)、并且它接近 VCC /2、这实际上会导致输出端出现振荡。
到输入的迹线应正确端接；请参阅 LVC 设计人员指南的第47页。
谢谢、Clemens。
但我需要询问是否有 TI 同事可以为我提供缺失的器件、因为我的客户要求我解释芯片内部的原因。
尊敬的 Zach：
我要参考下面链接的应用手册：
https://www.ti.com/lit/wp/slla364a/slla364a.pdf
对于 LVC 系列、典型的最短上升时间将为10ns/V。
你好、Albert。
Δt、Δv 应在边沿的任意位置 Δt Δ V/Δ t 限值、还是仅 Δv 需 符合总 Δ V/Δ t？
从 Δt 图中可以看出、总 Δ V/Δ t 为 Δv。 而骤降/骤升持续很短的时间。 这是否会成为问题？
谢谢。
扎赫
Δt 上、Δ V/Δ t 限值 Δv 到边沿的所有点。 在实践中、您只需要注意接近实际的开关阈值、即接近 VCC /2、但这实际上就是问题发生的地方。
您确实需要正确端接布线(最简单且最便宜的是源端接)、或者使用具有施密特触发输入的器件。
非常感谢！
