请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74HCT08 我正在使用2个 SN74HCT08 IC 来控制一些 MOSFET、其中一些与门输入由微控制器上的3.3V GPIO 引脚控制。 对微控制器进行编程时、GPIO 引脚进入"模拟模式"、使 SN74HCT08上的相应输入悬空。
为了避免不可预测的行为、我希望在这些逻辑输入上添加下拉电阻器。 但是、该器件由电池供电、因此我不希望这些电阻太低。
我知道对于 CMOS 逻辑而言、 弱下拉(例如100k)足以防止悬空状态、而对于 TTL、由于输入阻抗较低、电阻需要更低得多才能实现相同的目的。
由于这些输入是 TTL 电压兼容的、但在 CMOS 系列器件上、我不确定使用什么样的下拉电阻。
我可以使用的最高下拉电阻器值是多少、这仍会阻止输入悬空？
谢谢。
奥斯卡
