[参考译文] SN54SC6T17-SEP：图7-2、VIH (min)和 VIL (max)、表格式是否可用？

admin

Other Parts Discussed in Thread: SN54SC6T17-SEP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1352142/sn54sc6t17-sep-figure-7-2-vih-min-and-vil-max-tabular-format-available

器件型号：SN54SC6T17-SEP

您好！

这是我的第一篇文章。我正在使用 SN54SC6T17-SEP 进行设计、并尝试计算器件输入端的直流电平裕度。我习惯使用一个表格、其中显示了 VDD 特定范围的 VIH (min)和 VIL (max)。 SN54SC6T17-SEP 数据表热心地提供了图7-2 SCxT 输入电压电平。据我了解、VIH (min)用红色虚线表示、VIL (max)用黑色虚线表示。 TI 是否有以表格形式或拟合公式形式提供这两条曲线的文档、我可以使用这些曲线输入 VDD 和温度并获得 VIH (min)和 VIL (max)值？第7.3.4节说"图7-2显示了典型 VIH 和 VIL 水平..."这些曲线是否可在不同温度下获得？

例如、假设我想知道 VIH (min)和 VIL (max)在不同的 VDD 值下的电压：

VDD = 4.75V 和5.25V、温度=-40至+85 C
VDD = 3.15和3.45V、温度=-40至+85 C
VDD = 2.45V 和2.55V、温度=-40至+85C

谢谢。

Rob

3 个月前

0 admin 3 个月前

TI__Guru**** 1135610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Rob：

欢迎来到 E2E 论坛。

VDD = 4.75V 和5.25V、温度=-40至+85 C：VIH (最小值)= 1.121V、VIL (最大值)= 1.029V
VDD = 3.15和3.45V、温度=-40至+85 C： VIH (最小值)= 0.86V 、VIL (最大值)= 0.809V
VDD = 2.45V 和2.55V、温度=-40至+85 C： VIH (最小值)= 0.725V、VIL (最大值)= 0.71V

不过、请参阅第5.5节、其中 VT+ max 为 VIH、VT-min 为 VIL、与图类似。

请注意、由于施密特触发输入的原因、这是不同的。谢谢、请参阅了解施密特触发进一步说明。

此致、

迈克尔.

0 admin 3 个月前

TI__Guru**** 1135610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、您好！

我开始查看表5.5、但对表5.5的解释使我认为 SN54SC6T17无法工作、这就是我开始查看图7-2的时候。

感谢您提供了解施密特触发器的链接。阅读后,我更相信它不会起作用,下面是原因: 在该应用简介,在图1下,它说:

在上图中、输入电平 Vih 和 Vil 必须
大于(VT–min)且小于(VT–min)
以确保该器件能够开关。

考虑到这一点、我的 FPGA 的 LVCMOS25输出具有 VOL (max)=0.4V 的电压。应用简报指出：" VIL 必须 ...小于(VT–min)、才能确保器件正常开关。" 从 SN54SC6T17数据表表表5.5、2.25V 至2.75下的 FPGA-(最小值)为0.374V。因此、VT 输出电压0.4V 不符合应用简报规定的条件。我把它放在一个桌子上,这有点黏糊的。

器件

参数

值(V)

注意

FPGA LVCMOS 25输出

VOL (最大值)

0.4

FPGA 的 VOL 是 SN54SC6T17的 VIL

SN54SC6T17 (2.25V 至2.75V)

VT (最小值)

0.374

应用简报说、 "室温必须 ...小于(VT–min)、才能确保器件正常开关。"

0.4V 不小于0.374V。看起来我们没有做到这一点。

我读错了吗？

谢谢。

Rob

0 admin 3 个月前

TI__Guru**** 1135610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Rob：

我看到了混乱。这主要意味着 VIL 越低越好、即 VOL 的开关消耗越低。

但是、该器件将在电压低于 VT-max 0.71V 时切换到低电平。因此、谢谢您使用0.4V 是可以的。

此致、

迈克尔.

0 admin 3 个月前

TI__Guru**** 1135610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、您好！

你的解释会让我的生活变得容易得多,因为我现在已经完成了,不幸的是,我不相信。我认为您突出显示的句子表明、该器件可开关、更重要的是、不能在无人地带的这两个频带之间切换。我怀疑这些频段的高度可能由电压、温度和工艺变化决定。然而，我认为该段的第一句是一个关键点：

"请务必记住(Vt+ max)= Vih、(VT–min)= Vil。"

我发现应用简报中的图1被图2掩盖了一部分。我在 Acrobat Reader 中打开它、右键单击图1、复制完整图像并粘贴到下面：

我注意到右边有小箭头分别指向标注为 Vih 和 Vil 的最上面和最下面的线条。我认为这些之前模糊的细节强调了关于(VT+ max)= Vih 和(VT–min)= Vil 的第一句。

我仍然不相信器件能够 得到保证 在输入落在 VT 或 VT 频带内时进行开关。我的解释是、只有当输入大于 Vih 或小于 Vil 时才能保证开关(因为在图1下方的段落中说明了很多)。我不知道从这里去哪里。

谢谢。

Rob

0 admin 3 个月前

TI__Guru**** 1135610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

考虑表5.5中最坏情况下的值是正确的；VT_(max)和 VT_−(min)是重要的。

但是、您使用的 VOL / VOH 值比您实际使用的最坏情况要差。它们针对特定的输出电流而指定、但当连接到高阻抗 CMOS 输入时、实际输出电流将小得多、因此实际输出电压将接近 GND 或 VCC。 (您可以将 CMOS 输出建模为电阻器；请参阅 [FAQ]当输出电流为 X 或电源电压为 Y 时、输出电压(VOH 或 VOL)是多少？)

0 admin 3 个月前

TI__Guru**** 1135610 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Clemens：

感谢您确认我对应用简报的解释有效。

您断言"您使用的 VOL / VOH 值比您实际最坏的情况更差"非常有用。您链接的常见问题解答正是我解决该问题所需要的内容。我插入了 FPGA 中的一些值、发现其 Ron 随驱动强度而变化、从4 mA 的100欧姆到16 mA 的25欧姆。然后、我发现 SN54SC6T17-SEP 的输入电流 II 最大值为1uA。这会得出100uV 的最坏情况 VOL。我相信、这款器件可以正常工作。

下面是我的电子表格中的一个片段：

现在、我的执行直流分析的技巧包中有一个新工具！

谢谢。

Rob

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN54SC6T17-SEP：图7-2、VIH (min)和 VIL (max)、表格式是否可用？