This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1352311/cd4050b-cd4050b-input-dt-dv-limitations
你好
我当时正在研究输入的最大 dT/dv 数据表、同时考虑
对于高达4.5us 的 RCD 时序控制、使用15V 逻辑、适用于大型 IGBT 驱动器
有人能解释一下数据表中的图9.2.3：
"图9-3. 典型功率损耗与输入上升间的关系 和每个缓冲器的下降时间 "
最佳
瓦伦
慢速边沿会在输入电压介于 VIL 和 VIH 之间时产生击穿电流；请参阅 [FAQ]慢速或浮点输入对 CMOS 器件有何影响？
