您好！
1) TXS0102和 SERIES 可以运行漏极开路和推挽模式。 但它是如何确定它驱动哪个接口的呢？ 当我连接推挽式器件时、推挽式驱动器、当连接开漏式器件时、开漏式驱动器。 它如何决定是选择开漏配置还是推挽配置？ 我阅读了应用手册和观看了视频系列、但我不明白为什么以及它是如何做出此选择的。
2) 我认为这个推挽结构可被用为一个开漏、在外部有一个上拉电阻器、(如果错误的话就予以修复。) 开漏支持的速度为2Mbps (2V5)、而推挽支持的速度为24Mbps (2V5)。 虽然我无法将 MDIO 接口驱动为开漏、但当我将推挽转换为开漏时、我可以驱动 MDIO 接口并使用它。 这种方法是否正确？
3) 3) 在 MDIO 接口上使用时、是否应该使用我要放置在外部的外部上拉电阻器来计算内部上拉电阻器？
1-2)"输出一次性(O.S.)边沿速率加速器电路、用于检测和加速 A 或 B 端口的上升沿。"
通过解读此句子以及您所写的内容、推挽结构在触发可检测快速上升沿或下降沿的短路时起作用。 当开漏工作时、单次电路仍然不工作。 这就是电流通过上拉的原因。 如果检测到一次性电路、则 MOSFET 使用、而不是上拉电阻。 你支持我的意见吗？
如果是这样、我不得不提一个问题。 执行复位操作。 (6.10开关特性：VCCA = 2.5V±0.2V)
如果我们具有28-121ns 上升时间和500ns (2 MHz)周期信号(最大属性)、则使用开漏。
如果我们有2.6-6.6ns 上升时间和大约46ns (22 MHz)信号(最大属性)、则使用推挽方式。
请确认您是否支持我的想法。
默认的 MDIO 接口是2.5MHz、但也可将最高配置为12.5 MHz。 该接口用作开漏。 那么我在此不能使用此 IC？ 因为它支持开漏2 MHz (2Mbps)。 但您说我可以使用它。 您能解释一下这个器件吗？
3) 3)我们是否应该在等效电阻计算中考虑 TXS0108的导通栅极晶体管线路中的串联电阻？ 例如1个串联的2个并联电阻。 这是对的吗？
谢谢你。
现在我真的很困惑。 因为 其解释方式与 TXS0108E 数据表中描述的方式不同(请查看7.3.1)。 《使用 TXS 型转换器进行电压转换的指南》(应用报告 SCEA044)也是如此。
此处介绍了每个加速器的不同情况。 此外、似乎不会出现两个 MOSFET 都导通的情况。
我对您的评论很好奇。
您好！
感谢您阐述了打开两个 MOSFET。
当在 TXS0108E 中 N2 MOSFET 导通时、它 会通过上拉电阻拉取电流。 无论它是推挽式还是开漏式。 仅当 P2 MOSFET 导通时、才会发生推相。 实际上、拉相和漏极开路应完全相同、包括速度、但不同。
在第一张图片中、没有其他将线路拉至 GND 的可能。 在第二张图片中、可以 通过两种方式将其设置为高电平。 第一种方法是通过上拉、第二种方法是导通 MOSFET。 在任何情况下、如果使用加速器电路、则可以打开 MOSFET 并 将总线拉至高电平。 那么不会通过电阻器消耗任何电流。 如果没有其他可能、速度差是如何存在的？
开漏和推挽的速度不同必须是有原因的。 如果在任何情况下使用 MOSFET、结构都是相同的。 那么是什么让它与众不同呢？
您能否详细解释一下 TXS0108E 中的推相、拉相和开漏会发生什么情况？
您好！
是的、 推挽比开漏器件快得多、我同意。 PMOS 与开漏无关、我同意这一点。
但是、我不明白对于开漏驱动器、N2 MOSFET 会打开并变为带有 RPU 电阻器的开漏。
这里是推挽的拉相。
但是、集成电路在输出端已经有一个并联电阻。 这类似于开漏。 我在上一个答案中分享了一张图片。
IC 中的推挽相位和漏极开路是否相同？ 如果您说没有差异、您能否解释为什么速度存在差异？ 电路是相同的。
总的来说、问题是、电路中已经有一个开漏电阻器。 都处于推挽阶段。 但是、拉电阻会导致开漏。 那么、速度为什么不同呢？ 毕竟、影响上升时间的不是电阻甚至是引发的电阻？
您能详细解释一下吗？
您好！
数据表中给出的时间描述了加速器可以检测到的时间。 例如、我分享了数据表中的一张图片。
实际上、没有不同的驱动、只有慢速驱动信号称为开漏、而快速驱动信号称为推挽。 电路工作原理相同、加速器在不同时刻触发。 这实际上是什么意思？
