This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1390351/cd74hc595-output-state-when-vcc-not-present
工具与软件：
你(们)好
器件未通电时、我是否可以预期输出 QA - QH 为高阻态？
我想在做出任何假设之前检查一下这个问题。
谢谢
Ian
从理论上讲、是的。 实际上、连接到 VCC 的 ESD 钳位二极管 可防止您 向 输出施加高于0V 的电压。
您好、Ian、
正如 Clemens 所说、由于该器件在输出端具有正 ESD 二极管、因此在 VCC = 0时、不能保证器件为 Hi-Z。 对于此功能、您需要指定 Ioff 的器件、例如 SN74LV595A。
此致！
Malcolm
感谢您提供的信息。
谢谢 Malcolm、我将介绍一下该器件。
