This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXB0104-Q1:它正在连接到 BOOTSTRT 引脚并且需要知道其自举电平?

Guru**** 1955920 points
Other Parts Discussed in Thread: TLV840-Q1, TXB0104-Q1, TXU0204-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1425240/txb0104-q1-it-was-connecting-to-bootstrp-pin-and-need-to-know-it-bootstrap-level

器件型号:TXB0104-Q1
主题中讨论的其他器件: TXU0204-Q1、TLV840-Q1

工具与软件:

你(们)好

TXB0104-Q1连接 SoC 自举引脚和 USB 转 UART 桥接器(FT230XQ-R)。

自举引脚侧(B 点)具有拉低电阻器47K Ω、另一侧连接到桥式 RXD 输入(A 点)。 RXD 输入具有上拉电阻40K~190K Ω。

我问当 TXB0104-Q1 OE 启用时、POR 和直流级的 A 点和 B 点电压是多少。

我的目标是使 B 点处于低电平。

请帮助我理解它。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这些电阻器超出了数据表第8.3.5节中的限值。 (较弱的电阻器会被 TXB 的输出覆盖。) 产生的电压未指定。

    TXB 不应与上拉/下拉电阻配合使用。

    对于单向 UART 信号、请改用 TXU0204-Q1。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    (1)如果我将点 B 更改为需要 SoC 自举的100K 拉低、那么直流级的点 B 电压电平是0V 还是1.8V?

    (2)如果低拉电阻对输出驱动器电压造成 B 点影响、我是否可以使用1k Ω 强拉低来将直流级的输出设置为1.8*(1/5)=0.36V?

    (3)当系统正常启动时、该端口通过 SOC 配置为 UART 和驱动级别。 想法对吗?

    (4)这是因为电路板坏了、我需要一种权变措施。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1、B 点的电压仅由 A2引脚输出的值决定。 这可以是高电平、也可以是低电平。

    2. TXB 的额定驱动强度为20 µA。 如此强的下拉会强制信号始终处于低电平。

    无法通过 TXB (或 TXS)使用自举下拉电阻。 我建议保持 TXS、它比 TXB 更稳健。 在上电期间强制信号为低电平的最简单方法可能是添加一个具有开漏复位 IC 的子板、如 TLV840-Q1。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.您能解释为什么 B 点可能是高点还是低点吗?

    2. B 点拉低1K 仅用于上电复位阶段。 点 B 用作 SOC UART TX 输出的输入方向。 这个想法可行吗?

    3.是的、让 OE 通过复位和高阻抗控制。 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    A2拉至高电平、B2拉至低电平。 这是随机的,谁赢.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    问题(2)--B 点、拉低1K。  它会强制点 B 输出驱动器在直流级始终为低电平。 当点 B 用作 SOC GPIO 输出的输入方向时。 它的电平将遵循 SOC GPIO 电平。 理想是对的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alpha:

    如果在 A2上添加1k 欧姆的 PD、则 A2电压取决于 SoC GPIO 电平。

    但 A2仍可能较低、因为 SoC 内部的集成 PU  以及1k Ω PD 将形成分压器。

    当 A2从 B2侧驱动时、A2电压应为 1.8V*1k/(4k+1k)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    B2可能读取高电平、然后 A2可能尝试输出高电平。  仅当 OE 在上电期间被拉至低电平时、下拉电阻器才可靠工作。

    在任何情况下、1 kΩ 都太强;RXD 信号将不再起作用。

    唯一有效的机制是上电期间下拉、但之后处于非活动状态。 这就是我推荐 TLV840-Q1的原因。

x 出现错误。请重试或与管理员联系。