This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
你(们)好
TXB0104-Q1连接 SoC 自举引脚和 USB 转 UART 桥接器(FT230XQ-R)。
自举引脚侧(B 点)具有拉低电阻器47K Ω、另一侧连接到桥式 RXD 输入(A 点)。 RXD 输入具有上拉电阻40K~190K Ω。
我问当 TXB0104-Q1 OE 启用时、POR 和直流级的 A 点和 B 点电压是多少。
我的目标是使 B 点处于低电平。
请帮助我理解它。
你(们)好
(1)如果我将点 B 更改为需要 SoC 自举的100K 拉低、那么直流级的点 B 电压电平是0V 还是1.8V?
(2)如果低拉电阻对输出驱动器电压造成 B 点影响、我是否可以使用1k Ω 强拉低来将直流级的输出设置为1.8*(1/5)=0.36V?
(3)当系统正常启动时、该端口通过 SOC 配置为 UART 和驱动级别。 想法对吗?
(4)这是因为电路板坏了、我需要一种权变措施。
A2拉至高电平、B2拉至低电平。 这是随机的,谁赢.
问题(2)--B 点、拉低1K。 它会强制点 B 输出驱动器在直流级始终为低电平。 当点 B 用作 SOC GPIO 输出的输入方向时。 它的电平将遵循 SOC GPIO 电平。 理想是对的?
尊敬的 Alpha:
如果在 A2上添加1k 欧姆的 PD、则 A2电压取决于 SoC GPIO 电平。
但 A2仍可能较低、因为 SoC 内部的集成 PU 以及1k Ω PD 将形成分压器。
当 A2从 B2侧驱动时、A2电压应为 1.8V*1k/(4k+1k)
B2可能读取高电平、然后 A2可能尝试输出高电平。 仅当 OE 在上电期间被拉至低电平时、下拉电阻器才可靠工作。
在任何情况下、1 kΩ 都太强;RXD 信号将不再起作用。
唯一有效的机制是上电期间下拉、但之后处于非活动状态。 这就是我推荐 TLV840-Q1的原因。