This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1449049/tpld1202-erratic-wd-simulation-behavior
工具与软件：
您好！
我在 Interconnect Studio 工具中完成了以下简单设计：
我的看门狗配置如下：
不过、仿真行为完全不稳定、产生的触发延迟和脉冲宽度超出预期。
对于看门狗时钟、配置为25MHz / 64、我在配置中不会期望608µs 的看门狗触发和181µs 的脉冲宽度、如以下曲线所示：
我缺少什么或者这是一个错误吗?
如果需要、我已附上设计文件。
Cl é ment
e2e.ti.com/.../pre_2D00_design.zip
您好、Clement、
我们将对此进行探讨、看看这里出现了什么问题
在研究这个问题时、看门狗定时器好像遇到了故障。 我们将更新 IC 来解决这个问题。
我相信这不是固定的版本1.3.1在发布在13日?
此致、
