请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:CD74HC73 工具与软件:
您好!
我们有一 个关于 CD74HC73M96设计的问题、即 J 和 K 为高电平、以至于输出逻辑被切换(请参阅以下真值表);
现在、我们使用硬件设计将 J 和 K 设置为高电平、电源正常、没有触发信号、
我们想知道 Q 和/Q 初始输出逻辑状态、是固定状态还是随机状态? 谢谢。

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
我们有一 个关于 CD74HC73M96设计的问题、即 J 和 K 为高电平、以至于输出逻辑被切换(请参阅以下真值表);
现在、我们使用硬件设计将 J 和 K 设置为高电平、电源正常、没有触发信号、
我们想知道 Q 和/Q 初始输出逻辑状态、是固定状态还是随机状态? 谢谢。

random;请参阅 [常见问题解答]锁存器件的默认输出是什么? (触发器、锁存器、寄存器)