This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD74HC73:CD74HC73的输出逻辑

Guru**** 2482105 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1462238/cd74hc73-the-output-logic-for-cd74hc73

器件型号:CD74HC73

工具与软件:

您好!

我们有一 个关于 CD74HC73M96设计的问题、即 J 和 K 为高电平、以至于输出逻辑被切换(请参阅以下真值表);

现在、我们使用硬件设计将 J 和 K 设置为高电平、电源正常、没有触发信号、

我们想知道 Q 和/Q 初始输出逻辑状态、是固定状态还是随机状态? 谢谢。