请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1466607/tpld1202-open-drain-operation
器件型号：TPLD1202工具与软件：
嗨、
我会遇到开漏输出问题。 我尤其希望 IO4上的2x NMOS 开漏设置和10kR 上拉电阻。
我所做的是开漏输出不起作用、但是推挽1x 或2x 在同一引脚上正常工作。
开漏设置(不起作用)： 
推拉设置(工作)： 
我一定是在做错事、对如何使开漏输出正常工作有什么想法吗？ 在我测试的任何引脚上、开漏似乎都无法正常工作。 我使用1x2x 或4x 进行了测试、但所有设置都不起作用、我尝试使信号反相、 也使用不同的上拉值(并非这些设置中的任何一个都应该对运行产生影响)
提前感谢。
